計算機組成原理習題課

...v.1．什么是指令周期？什么是機器周期？什么是時鐘周期？三者之間的關系如何？指令周期是完成一條指令所需的時間。包括取指令、分析指令和執(zhí)行指令所需的全部時間。機器周期也稱為CPU周期，是指被確定為指令執(zhí)行過程中的歸一化基準時間，通常等于取指時間〔或訪存時間〕。時鐘周期是時鐘頻率的倒數，也可稱為節(jié)拍脈沖或T周期，是處理操作的最根本單位。一個指令周期由假設干個機器周期組成，每個機器周期又由假設干個時鐘周期組成。2．描述外設進展DMA操作的過程及DMA方式的主要優(yōu)點。(1)外設發(fā)出DMA請求(2)CPU響應請求，DMA控制器從CPU接收總線的控制(3)由DMA控制器執(zhí)行數據傳送操作(4)向CPU報告DMA操作完畢(5)主要優(yōu)點是數據傳送速度快3．某機指令格式如下圖：OPXD15109870圖中X為尋址特征位，且X=0時，不變址；X=1時，用變址存放器X1進展變址；X=2時，用變址存放器X2進展變址；X=3時，相對尋址。設〔PC〕=1234H，〔X1〕=0037H,(X2)=1122H，請確定以下指令的有效地址〔均用十六進制表示，H表示十六進制〕(1)4420H(2)2244H(3)1322H(4)3521H(5)6723H答：〔1〕0020H〔2〕1166H〔3〕1256H〔4〕0058H〔5〕1257H4．浮點數格式如下：1位階符，6位階碼，1位數符，8位尾數，請寫出浮點數所能表示的范圍〔只考慮正數值〕。最小值2-111111×0.00000001最大值2111111×0.111111115．現(xiàn)有一64K×2位的存儲器芯片，欲設計具有同樣存儲容量的芯片，應如何安排地址線和數據線引腳的數目，使兩者之和最小。并說明有幾種解答。設地址線x根，數據線y根，那么2x·y=64K×2假設y=1x=17y=2x=16y=4x=15y=8x=14因此，當數據線為1或2時，引腳之和為18。共有2種解答6．異步通信方式傳送ASCII碼，數據位8位，奇校驗1位，停頓位1位。計算當波特率為4800時，字符傳送的速率是多少？每個數據位的時間長度是多少？數據位的傳送速率是多少？每個字符格式包含十個位，因此字符傳送速率4800波特/10=480字符/秒每個數據位時間長度T=1/4800=0.208ms數據位傳送速率8×480=3840位/秒7．試說明總線構造對計算機系統(tǒng)性能的影響。(1)最大存儲容量單總線系統(tǒng)中，最大內存容量必須小于由計算機字長所決定的可能的地址總線。雙總線系統(tǒng)中，存儲容量不會受到外圍設備數量的影響〔2〕指令系統(tǒng)雙總線系統(tǒng)，必須有專門的I/O指令系統(tǒng)單總線系統(tǒng)，訪問內存和I/O使用一樣指令〔3〕吞吐量總線數量越多，吞吐能力越大8.CPU構造如下圖，其中一個累加存放器AC，一個狀態(tài)條件存放器和其它四個存放器，各局部之間的連線表示數據通路，箭頭表示信息傳送方向。(1)標明圖中四個存放器的名稱。(2)簡述指令從主存取到控制器的數據通路。(3)數據在運算器和主存之間進展存/取訪問的數據通路。圖C3.1答：〔1〕a為數據緩沖存放器DR，b為指令存放器IR，c為主存地址存放器，d為程序計數器PC〔2〕主存→緩沖存放器DR→指令存放器IR→操作控制器〔3〕存儲器讀：M→DR→ALU→AC存儲器寫：AC→DR→M8.指令格式如下所示，其中OP為操作碼，試分析指令格式特點：15107430OP源存放器目標存放器解：〔1〕操作數字段OP可以指定64種根本操作〔2〕單字長〔16位〕=地址指令〔3〕源存放器和目標存放器都是通用存放器〔各指定16個〕，所以是RR型指令，兩個操作數均在通用存放器中〔4〕這種指令構造常用于算術/邏輯運算類運算指令，執(zhí)行速度最快。9.總線的一次信息傳送過程大致分哪幾個階段？假設采用同步定時協(xié)議，畫出讀數據的同步時序圖。答：分五個階段：總線請求，總線仲裁，尋址〔目的地址〕，信息傳送，狀態(tài)返回〔或錯誤報告〕。時序圖：圖C3.310.舉出三種中斷向量產生的方法。答：〔1〕由編碼電路實現(xiàn)，直接產生?！?〕由硬件產生一個“位移量〞，再加上CPU某存放器里存放的基地址〔3〕向量地址轉移法：由優(yōu)先級編碼電路產生對應的固定地址碼，其地址中存放的是轉移指令，通過轉移指令可以轉入設備各自的中斷效勞程序入口。11.CD－ROM光盤的外緣有5mm的范圍因記錄數據困難，一般不使用，故標準的播放時間為60分鐘。請計算模式2情況下光盤存儲容量是多少？解：扇區(qū)總數=60×60×75=270000模式2存放聲音、圖像等多媒體數據，其存儲容量為270000×2336/1024/1024=601MB12.A、B、C是采用中斷方式交換信息的與主機連接的三臺設備，它們的中斷響應的先后次序為A→B→C→CPU，假設使中斷處理的次序為B→C→A→CPU，那么它們的中斷屏蔽碼應如何設置？假設CPU在運行主程序時，A、B、C三臺設備同時發(fā)出中斷請求，請畫出CPU執(zhí)行程序的軌跡。〔屏蔽碼中，“0〞表示允許中斷，“1〞表示屏蔽中斷〕。答：解：〔1〕假設中斷控制器采用獨立請求方式進展仲裁，根據優(yōu)先次序，B、C、A三臺設備與CPU連接示意圖如C20.1所示。其中IM為“中斷屏蔽〞標志，IR為“中斷請求〞標志。中斷處理次序為B→C→A→CPU,應設“中斷屏蔽〞標志IM2IM1IM0=000，其中設備B優(yōu)先級最高，設備C優(yōu)先級次之。三臺設備組成三級中斷系統(tǒng)。01010101CPU中央仲裁器IM2IR2IR1IM1IM0IR0設備B設備C設備A2級1級圖C20.10級〔2〕三臺設備同時發(fā)生中斷請求時CPU執(zhí)行程序的軌跡如圖C20.2所示。設備A中斷設備C中斷設備B中斷效勞程序效勞程序效勞程序主程序圖C20.213.用8K×8位的ROM芯片和8K×8位的RAM芯片組成一個32K×8位的存儲器，其中RAM地址占24K〔地址為2000H～7FFFH〕，ROM地址占8K〔地址為0000H～1FFFH〕。RAM芯片有兩個輸入端：當CS有效時，該片選中，當W／R=1時，執(zhí)行讀操作；當W／R=0時，執(zhí)行寫操作。ROM芯片只有一個控制輸入端——片選CS。要求畫出此存儲器組成構造圖。〔包括與CPU的連接〕。解：存儲器地址空間分布如圖C20.3所示ROM(8K×8位)RAM(8K×8位)0000ROM芯片容量為8K×8位，只需一片即滿足設計要求。該芯片地址線共14位〔214=8K〕，即A13ROM(8K×8位)RAM(8K×8位)1FFFRAM芯片容量為8K×8位，需3片才滿足設計要求。該芯片地址線也是A13-A0,數據線8位：D7-D0.存儲器總容量為32K，CPU需提供15條地址線A15A14A13……A0，其中A13-A0作為片內地址線，A15A14通過2：4譯碼器產生4個片信號CS。7FFF圖C20.3存儲器與CPU的連接圖如圖C20.4所示：圖C20.414.指令格式構造如下所示，試分析指令格式特點。1512119865320OP尋址方式存放器尋址方式存放器源地址目標地址答：〔1〕OP字段指定16種操作〔2〕單字長二地址指令〔3〕每個操作數可以指定8種尋址方式〔4〕操作數可以是RR型、RS型、SS型15.總線在一個總線周期內并行傳送2個字節(jié)的數據，設一個總線周期等于一個總線時鐘，總線時鐘頻率為33MHz，求總線帶寬是多少？解：設總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個周期傳送的數據量用D表示，根據總線帶寬定義，有：Dr=D/T=D×f=2B×33×106/s=66MB/s16.某雙面磁盤，每面有220道，磁盤轉速r=3000轉/分，數據傳輸率為17500B/S,求磁盤總容量。答：因為：Dr=r×Nr=3000轉/分=50轉/秒所以：N=Dr/r=〔175000B/s〕÷〔50/s〕=3500B總容量=3500B×220=1540000B17．磁盤、磁帶、打印機三個設備同時工作，磁盤以30μs的間隔向控制器發(fā)DMA請求，磁帶以45μs的間隔發(fā)DMA請求，打印機以150μs間隔發(fā)DMA請求。假定DMA控制器每完成一次DMA傳送所需時間為5μS，畫出裸露DMA控制器工作時空圖。解：根據傳輸速率，磁盤優(yōu)先權最高，磁帶次之，打印機最低。如以下圖：18．有一臺磁盤機，器平均尋道時間為了30ms,平均旋轉等待時間為120ms，數據傳輸速率為500B/ms，磁盤機上存放著1000件每件3000B的數據?，F(xiàn)欲把一件數據取走，更新后在放回原地，假設一次取出或寫入所需時間為：平均尋道時間+平均等待時間+數據傳送時間。另外，使用CPU更新信息所需時間為4ms,,并且更新時間同輸入輸出操作不相重疊。試問：磁盤上全部數據需要多少時間？假設磁盤及旋轉速度和數據傳輸率都提高一倍，更新全部數據需要多少間？答：〔1〕重新寫入全部數據所需時間=6000ms所以，更新磁盤上全部數據所需的時間為：2×〔平均找道時間