SOI電路可靠性篩選技術(shù)與失效機理研究

1絕緣體上硅（SOI）作為集成電路制造的一種新型材料，擁有較低的寄生電行進(jìn)一步分析發(fā)現(xiàn)適當(dāng)減少摻雜濃度、減薄柵氧化層厚度、增大可以得到抑制kink效應(yīng)的最佳效果。于是提出以體接觸和LDD為首的解決及優(yōu)化方法。在分析寄生雙極器件效應(yīng)時發(fā)現(xiàn)浮體效應(yīng)仍是主要因素，不過與kink效應(yīng)不同的是且在全耗盡的薄SOI器件中柵氧的抗熱載流子注入效應(yīng)的能力2Abstract3 2）Kick效應(yīng)的解決及優(yōu)化方法 (3)通過其他工藝手段抑制浮體效應(yīng) 寄生雙極器件效應(yīng) 1）寄生雙極器件效應(yīng)的產(chǎn)生原因和機理 （1）柵極電壓 （2）漏端電壓 （3）溝道長度和體接觸 （2）減少載流少子壽命 （3）選擇合適的硅膜厚度 （4）溝道區(qū)摻雜濃度的影響 （2）對漏源電流的影響 （3）對閾值電壓的影響 （4）對載流子遷移率的影響 （5）對飽和速度的影響 方案一： 熱載流子注入效應(yīng) 1）SOI/MOSFET的熱載流子種類與產(chǎn)生機理 2）熱載流子效應(yīng)的研究模型與方法 3）熱載流子效應(yīng)對閾值電壓的影響 4）熱載流子效應(yīng)的優(yōu)化與解決方法 輻射效應(yīng) 391）輻射效應(yīng)的產(chǎn)生機理及研究 392）抗輻射加固的幾種方式 40 40 （3）場氧和側(cè)壁氧化物 總結(jié)與展望 參考文獻(xiàn) 1可靠性定義早期失效品，或為了選擇具有一定特性(如長壽命)的產(chǎn)品而進(jìn)行一種或幾種的試驗。通損(老化)而不斷發(fā)生失效所致。顯然，如果把早期失效產(chǎn)品剔除掉，就使產(chǎn)品2因此為了盡量減少這種早期失效現(xiàn)象的發(fā)生，通常需要進(jìn)行一系列可靠性篩可靠性篩選試驗表0各種篩選技術(shù)比較序號篩選方法擬篩的缺陷效果費用備注1老煉和環(huán)境應(yīng)力試驗金屬化、硅塊、氧化物、污染反向和溝道、設(shè)計、參數(shù)漂移極好高2溫度循環(huán)試驗封裝、密封、熱失配、襯底、龜裂、芯片鍵合、引線鍵合很好低對采用鋁引線的元器件最有效3密封試驗封裝、密封很好較高4目檢或鏡檢引線、金屬化、氧化物、污染微粒子、芯片鍵合、引線鍵合、腐蝕、襯底好低~中等高可靠元件必做項目5輻照試驗芯片鍵合、引線(金)、微粒子、制造缺陷、密封、封裝、污染好中等可在芯片封裝后檢查鍵合質(zhì)量，但對硅、鋁費用較高6恒定加速度試驗引線、芯片鍵合、引好較高3線鍵合、襯底龜裂7高溫貯存試驗電氣穩(wěn)定性、金屬化、硅塊、腐蝕一般低對新研器件效果較好可靠性篩選的特點：(1)對于不存在缺陷而性能良好的產(chǎn)品來說是一種非破壞性試驗，而對于有潛在缺陷的產(chǎn)品來說應(yīng)能誘發(fā)其失效。對于具有潛在缺陷的產(chǎn)品，采用一般測試方法不能把它們剔除出來，只有對它們施加某種應(yīng)力，使這些潛在缺陷被激活并導(dǎo)致產(chǎn)品失效，才能剔除掉。(2)篩選要對百分之百的產(chǎn)品進(jìn)行，篩選等級是根據(jù)對產(chǎn)品的壽命要求和產(chǎn)品的實際工作條件而定的。(3)篩選只能提高產(chǎn)品批的使用可靠性，而不能提高產(chǎn)品的固有可靠性。因為產(chǎn)品的固有可靠性是有設(shè)計、制造工藝和原材料性能所決定的，篩選并不能改善產(chǎn)品的設(shè)計、工藝和原材料的性能。篩選時通過剔除早期失效產(chǎn)品來提高產(chǎn)品的使用可靠性的。本文針對SOI電路的可靠性篩選技術(shù)主要介紹老煉和環(huán)境應(yīng)力試驗、高溫貯老煉和環(huán)境應(yīng)力試驗：老煉和環(huán)境應(yīng)力試驗是通過向電子產(chǎn)品施加合理的環(huán)境應(yīng)力和電應(yīng)力，將其內(nèi)部的潛在缺陷加速變成故障，并加以發(fā)現(xiàn)和排除的過程。老煉和環(huán)境應(yīng)力篩選的效果主要取決于施加的環(huán)境應(yīng)力、電應(yīng)力水平和檢測儀表的能力。施加應(yīng)力的水平?jīng)Q定了能否將潛在的缺陷暴露為故障及其暴露的速度，檢測能力的大小決定了能否將暴露出來的缺陷找到并準(zhǔn)確排除。按照預(yù)定的方案給產(chǎn)品施加恒定溫度應(yīng)力(高溫)后連續(xù)加電工作一段時間，當(dāng)發(fā)生故障時迅速排除，接著繼續(xù)試驗到方案終結(jié)為止，并以發(fā)生故障的次數(shù)與老煉產(chǎn)品的數(shù)量之比來判決該批產(chǎn)品是否可以出廠。環(huán)境應(yīng)力篩選時近十多年內(nèi)才成熟應(yīng)用的工藝方法，又分為常規(guī)篩選和定量環(huán)境應(yīng)力篩選。常規(guī)篩選與老煉方法類似，因此有人統(tǒng)稱為老煉篩選。定量環(huán)境452.失效機理研究Kink效應(yīng)“kink"效應(yīng)是指SOIMOSFET的溝道漏極電流和溝道漏極電壓的非飽和特構(gòu)中一種特有的寄生效應(yīng)。這一現(xiàn)象在漏電壓高于某個值時便會發(fā)生，并在N位升高，體-源結(jié)形成正向偏置。體電位的增加降低了器件的閾值電壓。隨著漏6電壓的增加，閾值電壓的減小，因而導(dǎo)致漏電流的增加。表現(xiàn)在器件的電流輸出特性上，便發(fā)生了特性曲線向上彎曲的現(xiàn)象一即稱之為“kink”效應(yīng)?；趫D1.2進(jìn)行數(shù)學(xué)建模分析在漏極電壓未達(dá)到V,漏端耗盡區(qū)電場未強到產(chǎn)生碰撞電流時，只考慮襯底-漏PN結(jié)之間的反向產(chǎn)生電流3]:當(dāng)襯底電勢達(dá)到一定值V使得進(jìn)入襯底的空穴數(shù)和襯底一源正偏而注入源7式中N為襯底摻雜濃度，D及T分別為電子擴(kuò)散系數(shù)及壽命。當(dāng)I=I成立時，使襯底電勢升至某一定值，進(jìn)入和流出襯底的空穴相等，DSCHtI為襯底正偏時的NMOS管溝道電流，I為橫向寄生晶體管的集電極電流：布，則有考慮到溝道耗盡區(qū)的存在，近似將其看作中性區(qū)域，則上式應(yīng)該再加上一項α(LN/2)eqV,/2KT,系數(shù)α表明襯底沒有全耗盡α>1。后面的模擬結(jié)果表明該厚度的立方根成正比，即l。當(dāng)V達(dá)到一定值時，有8由于SOI硅膜沒有完全耗盡，其電流模型采用類似于體硅MOS的公式[5。公式(1-3),(1-4)及(1-9)即給出非全耗盡SOI/NMOS晶體管的電流-電壓解析模型，其中I,由達(dá)到一定值的V據(jù)公式(1-7)的條件用迭代方法反復(fù)迭代在運用上述解析模型進(jìn)行計算時，考慮了摻雜濃度對空穴壽命的影響，T可表示為同時考慮電子遷移率受電場的影響，即有圖1.2給出在不同柵極電壓下電流曲線模擬與實驗結(jié)果的比較NMOS管的襯底摻雜濃度為,溝道寬長比W/L=50/1.85SOI硅膜厚度為0.2μm,柵氧化層厚度為20nm6]。9圖1.2由圖可見在線性區(qū)和飽和區(qū)未發(fā)生kink效應(yīng)時，模擬與實測結(jié)果符合很好，說明在線性區(qū)就考慮源-襯底正偏是可取的。在發(fā)生kink效應(yīng)后出現(xiàn)偏差是由于我們采用了Y.P.Tsividis所提出的半經(jīng)驗I-V模型而引起的，但轉(zhuǎn)折電壓與實際是相符的。圖1.2還顯示，隨著V的增大，轉(zhuǎn)折電壓V隨之上升。這是由于KV上升時，漏端夾斷電壓V也增大，需更大的V才能使夾斷區(qū)電場強度達(dá)到產(chǎn)生碰撞電離電流。圖1.4給出在不同柵極電壓下浮置襯底的電勢V與V的關(guān)系。當(dāng)V增大這與圖1.2顯示的V增大相一致。對于同一器件，不同柵壓下浮置襯底的電勢K最終隨V增大趨于某一定值，約為0.7V。圖1.5給出襯底摻雜濃度對電流-電壓特性曲線的影響。由圖可見摻雜濃度較低時電流較大，產(chǎn)生kink效應(yīng)的電壓V也上升。這是由于摻雜濃度的下降使KV增大，因而V增大。圖1.5中的器件柵極電壓為2V,其他參數(shù)同圖1.2。圖1.5圖1.6給出不同溝道長度下I-V曲線的模擬結(jié)果?？梢钥闯?，溝道長度L對產(chǎn)生kink效應(yīng)的轉(zhuǎn)折電壓V影響不大。但在L較小時，產(chǎn)生kink效應(yīng)后，電K流曲線的扭曲程度更為嚴(yán)重，電流上升趨勢更快。這是由于kink效應(yīng)來源于漏端夾斷區(qū)高場產(chǎn)生的電子-空穴對中的空穴積累于襯底，與溝道長度無關(guān)。但L較小時，橫向寄生管效應(yīng)更加明顯，因而電流曲線上升更快。圖1.6圖1.7給出不同柵氧化層厚度下浮置襯底的電勢V與V的關(guān)系?？偟挠绊懯鞘笶下降，產(chǎn)生kink效應(yīng)的轉(zhuǎn)折電壓略升高。m圖1.7由上述分析可得在設(shè)計器件結(jié)構(gòu)、工藝參數(shù)及選擇工作條件時適當(dāng)減少摻雜濃度、減薄柵氧化層厚度、增大V可以得到抑制kink效應(yīng)的最首先可以通過體接觸抑制浮體效應(yīng)[7]。常見的實現(xiàn)體接觸的器件結(jié)構(gòu)有BTS(BodyTiedtoSour結(jié)構(gòu)，T型柵結(jié)構(gòu)和H型柵結(jié)構(gòu)(圖1.7)。采用這幾種器件結(jié)構(gòu)，可在一定程度上抑制浮體效應(yīng)但是，體接觸的效果還與接觸位置、器件的尺寸和工藝有關(guān)一般認(rèn)為，當(dāng)體接觸點到溝道區(qū)的某位置間的串聯(lián)電阻大于100k2時[8,體接觸就無法很好地抑制浮體效應(yīng)。SOI工藝中，阱電阻一般在10~15kQ/□,所以，設(shè)計器件時必須使溝道區(qū)的某點到它最近體接觸點間的方塊電阻不能大于10kQ/□否則，體接觸就達(dá)不到應(yīng)有的效果。(b)T型柵結(jié)構(gòu)(c)H型柵結(jié)構(gòu)圖1.7BTS,T型柵和H型柵器件結(jié)構(gòu)圖1.8給出了不同寬長比的T型柵MOSFET在體接源的情況下的輸出特性曲(b)W/L=6/1.2Drainvoltage/V雜質(zhì)濃度的分布決定電場的分布，即雜質(zhì)濃度分布的改變影響了溝道電場的分布。圖1.10(a)是3種摻雜濃度下沿溝道方向漏極附近的雜質(zhì)濃度分布，零點選在器件長度方向的中點。電場最大值的大小決定了kink效應(yīng)的大小，圖1.10計算結(jié)果也表明，在摻雜濃度為4×10cm-2時電場峰值最大，kink效應(yīng)的影響也最大，摻雜濃度為1×10cm時電場峰值最小，kink效應(yīng)的影響也最小，和圖1.9的結(jié)論一致。其他參數(shù)不變，改變LDD摻雜時的離子注入能量，它對kink效應(yīng)的影響如圖1.11(a)所示(-3V,Vd-15V)。摻雜能量為80keV時曲線的翹曲度最大，電流的相對增量為3.81,器件受KINK效應(yīng)的影響也最大；摻雜能量為100keV時次之，電流相對增量為2.61;摻雜能量為120keV時曲線翹曲度最小，電流的相對增量也最小，為2.12,器件受kink效應(yīng)的影響也最小。圖1.11(b)顯示了離子注入能量與電流相對增量的關(guān)系，即隨著離子注入能量的增加，kink效應(yīng)的影響變小，這與圖7(a)的結(jié)論符合。圖1.103種摻雜劑量下雜質(zhì)和電場分布。圖1.11離子注入能量不同時器件的輸出特性曲線和電流相對增量圖。利用金屬硅化物與P型硅區(qū)，能夠形成導(dǎo)通電壓只有0.2~0.3V的肖特基體寄生雙極器件效應(yīng)N圖2.1SOIH型柵NMOSFET版面圖和剖面圖溝道長度和體接觸等有關(guān)。各種電流成分在SOIMOSFET處于不同工作區(qū)時對輸出電流的貢獻(xiàn)太小是不同的．器件工作于線性區(qū)時由于相對較小，各種寄生電流都很小，漏端輸出電流，主要受MOSFET的溝道電流，控制進(jìn)入飽和區(qū)后，表面碰撞離化產(chǎn)生的電流首先BJT效應(yīng)的物理本質(zhì).表面反型形成溝道，這時由于基區(qū)空穴濃度降低使寄生NPN管的電流放大倍數(shù)(2)漏端電壓圖2.3顯示了寬長比為4.0/0.5的SOIH型柵NMOSFET在背柵與源端電壓管的輸出特性，在漏源電壓vds-小于4V時，寄生NPN管的電流放電倍數(shù)pp(Id/Ib)小于1,但隨著Vds增大到5V,體漏體結(jié)的耗盡區(qū)向源區(qū)擴(kuò)展，使中性體區(qū)的寬度(即寄生NPN管的基區(qū)寬度)減值，可見漏源電壓Vds出對寄生NPN管的電流放大倍數(shù)p有很大的影響。圖2.3SOIH型柵NMOSFET寄生NPN管的輸出特性(3)溝道長度和體接觸SOIH型柵NMOSFET寄生NPN管的觸發(fā)還與溝道長度和體接觸有關(guān)。圖2.4顯示了溝道寬度為4.0um、溝道長度分別為0.5um和0.8um的SOIH型柵NMOSFET在體接觸和浮體情況下的寄生NPN管觸發(fā)情況。對于有體接觸的情況，在VdI=5V的情況下，溝道長度為0.5um和0.8um的NMOSFE均沒有出現(xiàn)反常的亞閾值斜率，即寄生的NPN管沒有觸發(fā)。當(dāng)兩個NMOSFET體浮置時，在Vds=5V的情況下，兩個NMOSFET都出現(xiàn)了反常的亞闞值斜率，即漏端電流在某個柵壓下(往往對應(yīng)于NMoSFET的弱反型區(qū))出現(xiàn)突然增大的現(xiàn)象。但兩個NMOSFET的寄生NPN觸發(fā)情況又存在差異，主要表現(xiàn)在溝道長度為0.5um的NMOSFET在寄生NPN管觸發(fā)后，隨著柵上的電壓降低，漏端電流下降曲而溝道長度為0.8um的NMOSFET在柵壓降低時的漏端電流曲線和柵壓增加時的漏端電流曲線基本重合。出現(xiàn)這種類似“磁滯回線”現(xiàn)象，主要是觸發(fā)后的NPN管形成體內(nèi)由源端到漏端的電子電流，這時的漏端電流是由NMoSFET的表面溝道電流和體內(nèi)寄生的NPN管集電極電流組成，在Vgs降低中，表面溝道電流雖然減降的原因。如果在Vgs降低到0V時，仍不能使觸發(fā)的寄生NPN管截止，就出現(xiàn)了NMOSFET無法關(guān)斷的情況，即出現(xiàn)單管閉鎖，這在電路中是非常危險的，輕則會導(dǎo)致電路的抗單粒子和抗瞬態(tài)輻射能力的降低，重則會引起電流常態(tài)功能的紊亂，因此，應(yīng)用中必須要十分慎重，要防止單管閉鎖效應(yīng)的發(fā)生。圖2.4寄生NPN管的觸發(fā)與溝道長度和體接觸的關(guān)系鎖對電路的危害甚大，使器件不能正常工作，是SOI技術(shù)進(jìn)入CMOS應(yīng)用領(lǐng)域的工藝改善體接觸效果和設(shè)計上采用保守的版圖結(jié)構(gòu)對抑制寄生雙極效應(yīng)是非常關(guān)鍵的。降低寄生雙極器件的放大倍數(shù)pp值是抑制寄生雙極效應(yīng)的另一手件的溝道長度等方法來實現(xiàn)。但增加器件溝道區(qū)的摻雜濃度同時會使MOS器件的如何降低SOIMOSFET的BJT效應(yīng)展開討論。LDD&LDS.LDD&LDS.圖2.5不同源漏摻雜濃度下的I-V特性曲線生雙極型效應(yīng)，但這種結(jié)構(gòu)會影響器件的輸出驅(qū)動能力，針對這一缺點，Yamaguch提出了柵過覆蓋的DD結(jié)構(gòu)14,這種結(jié)構(gòu)可以有效地降低漏端電場和圖2.6LDD結(jié)構(gòu)圖2.7是體區(qū)少子壽命變化對應(yīng)的SOIMOSFET輸出特性曲線，少荷復(fù)合能力增強,表現(xiàn)為寄生雙極晶體管基極電流的增大和共基極電流增益的于縱向電場的減弱，載流子遷移率有較大的提高。但研究卻發(fā)現(xiàn)，過薄的SOI圖2.8硅膜厚度不同時器件的極性晶體管效應(yīng)。但是進(jìn)入亞微米一深亞微米領(lǐng)域后，DIBL(DrainIn—圖29溝道摻雜濃度不同時器件的輸出種性222普通SiO還要低。這樣器件工作時硅膜有源區(qū)內(nèi)產(chǎn)生的2并且通常的芯片封裝采用真空或負(fù)壓氣體密封，使得從表面散熱也變得困難起度過高，電特性惡化，進(jìn)而產(chǎn)生自加熱效應(yīng)。膜SOI器件，在硅膜中熱傳導(dǎo)是較快的，可以假設(shè)T在器件中是均勻的，與器件功耗呈線性關(guān)系，通常采用的溫升模型[6可表示為：當(dāng)外界環(huán)境溫度發(fā)生變化時，無論是N管還是P管，輸出漏源電流均隨溫度的升高而下降，在高柵壓高漏壓情況下這種電流的減小尤為明顯。當(dāng)T=300K、IVl=1V、IVl=2.5V時，I為188.4μA.52μA,而T=600K、I要原因是器件的自加熱效應(yīng)。(4)對載流子遷移率的影響上述近似中，,而且假設(shè)溫度對E的影響可以忽略。E的影響在室溫遷移率μ中可以反映出來(5)對飽和速度的影響器件工作溫度的升高(從300K上升到600K,即從27oC上升到327C),源漏電3)自加熱效應(yīng)的優(yōu)化與解決方法圖3.2給出了不同埋氧層厚度下N溝SOIMOSFET內(nèi)硅膜底部的晶格溫度分圖3.2不同埋氧層厚度下N溝SOIMOSFET內(nèi)部硅膜底部的晶格溫度分布情況可以觀察到，無論環(huán)境溫度為300K還是500K,隨著埋氧層厚度的減小，增大。以P溝MOSFETs為例，在SOI-CMOS工藝中其襯底通常接地，使得其體/95E?En所以以AlN取代SiO或SiN用作SOI的埋層可以顯著降低器件溝道內(nèi)部的自加7～7.5、8.9，在實際制作器件進(jìn)行膜層厚度折算時，可根據(jù)它們的小按等效電容的大小進(jìn)行膜厚度的折算。如對于SiO和SiN的復(fù)合膜層，按等層折算成SiO層厚度和單一SiO埋層厚度相比，該復(fù)合膜層厚度等效于在減小，加上采用了比SiO熱導(dǎo)率高的材料作為埋層，雙重作用使得埋層散熱的能力在22這種結(jié)構(gòu)因埋層結(jié)構(gòu)的開口且填充為AlN,其熱傳導(dǎo)性最好，幾種材料中其介電常數(shù)最大，且高溫時變化不大。若保持A1N和單一埋層Si0厚度一樣，把A1N厚度根據(jù)等效電容折算成Si0后，等效埋層厚度最小，雙重作用使聚積在源區(qū)的空穴和聚積熱可以通過埋層向硅襯底更好地泄放，消除了自加熱效應(yīng)。熱載流子注入效應(yīng)當(dāng)器件處于飽和狀態(tài)，在溝道夾段點和漏結(jié)之間形成相當(dāng)強的電場，電子在高場區(qū)獲得足夠的能量成為熱電子，其中一部分可以注入到氧化層中，從而使硅/二氧化硅界面受到破壞，當(dāng)熱電子數(shù)目較多時可以測到柵電流的存在。高能電子也可以通過碰撞電離產(chǎn)生電子-空穴對，一部分空穴也可以注入到氧化層中形成空穴電流并使這些載流子注入到柵氧化層和隔離氧化層中，使發(fā)射極邊緣的氧化層退化。并使SOI器件的閾值電壓發(fā)生變化結(jié)果就是電流增益下降，從而限制了電路的性能。由于全耗盡SOI與部分耗盡SOI的熱載流子效應(yīng)略有差別，在此首先介紹這兩depleted),其中全耗盡型是耗盡層占據(jù)了全部襯底而部分耗盡型則是占據(jù)部分襯底，兩種結(jié)構(gòu)的圖示如下： 圖4.2部分耗盡型(Partiallydepleted)結(jié)構(gòu)示意圖漏端雪崩熱載流子(DAHC-DrainAvalancheHotCarrier),和二次產(chǎn)生熱電子特別是在低溫下(77K)更是如此，器件在低溫工作時，俘獲電子的影響變大，圖4.3熱溝道載流子附近的電場變得非常高。由源極流出的電子通過這一強電場區(qū)域時成為熱電子二次產(chǎn)生熱電子(SGHE-SecondarilyGeneratedHot-Electron)注入是由二次碰撞電離產(chǎn)生的少子或Bremsstrahlung輻射所致，在漏極附近高電場區(qū)產(chǎn)生光子，誘發(fā)了電子-空穴對產(chǎn)生過程，在漏對小尺寸MOS器件它將產(chǎn)生可靠性問題。2)熱載流子效應(yīng)的研究模型與方法早期的測量認(rèn)為部分耗盡的厚膜SOI/NMOSFET器件柵氧的熱載流子退化特性與體硅晶體管類似，這是由于這兩種晶體管都存在襯底，而在全耗盡的薄SOI器件中的熱載流子效應(yīng)要更加復(fù)雜一些。首先，我們來研究通用的柵注入注入電流公式22柵注入電流事實上不等于注入電流，特別是在SOI器件中，注入會進(jìn)入兩個氧化層，但是柵電流與所有的注入電流是成正比的，我們可以用柵電流的變化趨勢來對注入電流的變化趨勢進(jìn)行分析；由于熱載流子注入發(fā)生在器件漏結(jié)附近的一個較小的區(qū)域內(nèi)，我們的注入電流和柵電流模型也主要是考慮在這一小以溝道方向為x方向，垂直于溝道方向為y方向，則n溝SOI/MOSFET’s熱載流子注入電流可表示為:IZE2C3q2Wm*vh圖4.5器件溝道前表面橫向8—x-Ts=0.18—x—Tsi=0.054漏漏兩者進(jìn)行綜合，可得出注入電流隨硅層厚度變化情況首先是當(dāng)硅層減薄，溝道前表面漏結(jié)處載流子濃度大幅度降底(近4個數(shù)量級),從而使得電子濃度在這一階段(圖4.7I區(qū))是決定熱載流子電流的主要因素。其次是隨著硅層減薄，溝道漏結(jié)處載流子濃度的斜率減小，夾斷區(qū)載流子濃度最小值移動，從而使器件熱載流子電流又開始增大(圖4.7Ⅲ區(qū))。在這兩種情況中間，存在著一段區(qū)域，這時熱載流子效應(yīng)達(dá)到最小值，而且對硅層厚度的變化不敏感(圖4.7Ⅱ區(qū)),這個區(qū)域應(yīng)是薄層短溝道SOI器件最佳硅層厚度。3)熱載流子效應(yīng)對閾值電壓的影響以上的定量分析大致可以精確的描述出SOI中的熱載流子注入的具體情況，但是耦合效應(yīng)會對器件的特性產(chǎn)生影響，特別是薄層結(jié)構(gòu)的全耗盡SOI來說，耦合效應(yīng)的影響更加明顯，其原因是：在全耗盡SOIMOSFET器件中耗盡層不隨柵偏邊的溝道特性會隨著另一邊柵偏壓的改變而改變。而在注入過程中柵氧和埋氧同時發(fā)生離子注入，并且由于埋氧的制作工藝的原因(在硅襯底中注入氧),使得埋氧層通常是富硅的，因此形成了高濃度的電子陷阱，這使埋氧層更容易被氧離子注入，這樣會影響背溝的參數(shù)再通過耦合作用影響CMOS電路的性能。埋氧的離子注入產(chǎn)生了背柵的退化，而其退化機理有兩種：最初是已存在的的耦合退化機理與缺陷的產(chǎn)生有關(guān)。在全耗盡SOIMOSFET中，主要的耦合機理是局部缺陷的產(chǎn)生對另一邊溝道特性的影響，即由于背柵產(chǎn)生局部缺陷，從而在背溝界面產(chǎn)生界面態(tài)的變化，界面態(tài)的變化必然會導(dǎo)致溝道中的費米能級發(fā)生變化，從而使溝道中的載流子的數(shù)目發(fā)生變化，因此對于閾值電壓的影響是不能忽略的，于是在前溝中會產(chǎn)生器件的閾值電壓發(fā)生漂移。為研究耦合效應(yīng)對器件的影響，可以在背柵加上大的負(fù)電壓[24],使背溝上蔽這種由于背柵產(chǎn)生缺陷而造成的耦合效應(yīng)，這樣一來，雖然界面態(tài)的變化會使載流子的濃度發(fā)生變化，但與積累的載流子濃度比較而言已經(jīng)微不足道了，以下是與沒有加背柵負(fù)電壓而具有耦合現(xiàn)象的SOIMOSFET閾值電壓變化比較圖：4)熱載流子效應(yīng)的優(yōu)化與解決方法要減少SOI/MOSFET的溝道熱載流子效應(yīng)，需要在器件的參數(shù)設(shè)計和制造工藝首先，由之前圖4.7的分析可知，在Si膜的厚度變化過程當(dāng)中，存在著一段區(qū)域，這時熱載流子效應(yīng)達(dá)到最小值，而且對硅層厚度的變化不敏感(圖4.7Ⅱ區(qū)),因此在設(shè)計SOI/MOSFET時應(yīng)該盡量將Si膜的厚度控制在這一區(qū)域，另外根據(jù)一系列的研究，在這個硅層范圍內(nèi)，熱載流子效應(yīng)隨著摻雜濃度的變化而變化的趨勢也會得到顯著的抑制。其次，目前的埋氧層的制作方式是用高能量的氧離子注入硅片，然后在高溫這種工藝產(chǎn)生的埋氧只有在SiO與Si的界面處存在缺陷，從而很好的抑制2了熱載流子注入到埋氧之中。輻射效應(yīng)是總劑量輻射效應(yīng)方面的研究。由于SOI器件具有多個易受輻射影響的絕緣氧化感生氧化層電荷之間具有一定的耦合[26]，閾值電壓漂移更為明顯。漫之柵p-漫之柵p-SiN④×研+埋氧NNp-Si2)抗輻射加固的幾種方式(1)柵氧TVqN面處俘獲的電荷對影響器件性能作用不大，因此柵氧層加固可以使用薄柵物陷阱電荷和界面態(tài)顯著減少；另外降低氧注入劑量和進(jìn)行氮注入也是一種源漏多晶硅棚場氧p-型體區(qū)場氧埋氧層硅襯底(3)場氧和側(cè)壁氧化物總結(jié)與展望參考文獻(xiàn)[2]黃云,恩云飛,楊丹.混合電路貯存可靠性及評價方法[J].微電子學(xué),2007,37(2):173-176.[3]Muller,R.S.,Kamins,T.I.,Chan,M.&Ko,P.K.(1986).Deviceelectronicsforintegratedcircuits.