2023年研究生類研究生入學考試專業(yè)課電氣與電子信息-數(shù)字電路歷年高頻考題帶答案難題附詳解

2023年研究生類研究生入學考試專業(yè)課電氣與電子信息-數(shù)字電路歷年高頻考題帶答案難題附詳解（圖片大小可自由調整）第1卷一.歷年考點試題黑鉆版(共50題)1.隨機存取存儲器RAM有______和______兩種類型。2.單穩(wěn)態(tài)觸發(fā)器具有一個______和一個______。3.在VerilogHDL的設計模塊中，最常用的寄存器型變量是______型變量。A.regB.netsC.reg和netsD.integer4.TTL與非門的兩個狀態(tài)通常稱為關態(tài)和開態(tài)，當輸入有一為低電平時，對應的是______態(tài)；當輸入全為高電平時對應的是______態(tài)。5.在下列功能表示方法中，不適合用于時序邏輯電路功能表示方法的是______。A.狀態(tài)轉換圖B.特性方程C.時序圖D.數(shù)理方程6.16選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有______個，地址輸入端有______個。7.n個變量的邏輯函數(shù)應該有______個最小項。A.2nB.n2C.2nD.2n-18.在VerilogHDL的常數(shù)中，二進制數(shù)符號是用______表示的。A.d或DB.b或BC.o或OD.h或H9.在VerilogHDL的標識符中使用字母的規(guī)則是______。A.大小寫相同B.大小寫不同C.只允許用大寫D.只允許用小寫10.在7位序列信號檢測器的VerilogHDL設計文件中，需要一個______變量來寄存輸入的串行序列信號，便于信號的檢測。11.一個10位A/D轉換器的最大輸入電壓為5.12V，則其量化單位是______V。A.0.01B.0.002C.0.05D.0.00512.半導體存儲器是一種______的半導體器件。13.硅二極管的截止條件是______，通條件是______。14.半導體存儲器按功能分______和______兩種。15.用反饋復位法來改變8位二進制加法計數(shù)器的模值，可以實現(xiàn)______模值范圍的計數(shù)器。A.1～15B.1～16C.1～32D.1～25616.根據(jù)在CP控制下，邏輯功能的不同，常把時鐘觸發(fā)器分為______、______、______、______、______五種類型。17.常用的數(shù)/模轉換電路是______。18.通過級聯(lián)方法，把兩片4位二進制計數(shù)器CT74161連接成為8位二進制計數(shù)器后，其最大模值是______。19.下圖所示電路是一種______電路。

A.多諧振蕩器B.雙穩(wěn)態(tài)觸發(fā)器C.單穩(wěn)態(tài)觸發(fā)器D.施密特觸發(fā)器20.用VerilogHDL行為描述方式實現(xiàn)的基本RS觸發(fā)器不存在______現(xiàn)象。21.常用的PLD有______、______、______、______四種主要類型。22.10級最大長度移存型計數(shù)器產生的序列信號的序列長度是______。A.10B.20C.1024D.102323.不屬于PLD基本結構部分的是______。A.與門陣列B.或門陣列C.與非門陣列D.輸入緩沖器24.分析如圖所示時序邏輯電路的邏輯功能，要求寫出驅動方程、狀態(tài)方程、狀態(tài)轉換表，畫出狀態(tài)轉換圖，說明是何電路。

25.在傳統(tǒng)的數(shù)字電路設計中，偽隨機序列信號發(fā)生器是用______來實現(xiàn)的。26.用來判斷電路全部輸入中1的個數(shù)奇偶性的電路稱為______。A.觸發(fā)器B.計數(shù)器C.數(shù)據(jù)選擇器D.奇偶校驗器27.扇出系數(shù)NO是指邏輯門電路______。A.輸出電壓與輸入電壓之間的關系數(shù)B.輸出電壓與輸入電流之間的關系數(shù)C.輸出端能帶同類門的個數(shù)D.輸入端數(shù)28.VerilogHDL的常量是一個恒定不變的數(shù)，一般在______定義。29.計算機主要由______和______組成。30.任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還與電路原來狀態(tài)有關的電路稱為______電路。31.ROM和PLA在結構上的相同之處是都有一個可編程的______。A.與陣列B.或陣列C.與非陣列D.或非陣列32.施密特觸發(fā)器的回差的主要作用是______。33.移位寄存器的主要用途有______、______和______。34.用低電平為輸出有效的譯碼器實現(xiàn)組合邏輯電路時，還需要______。A.與非門B.或非門C.與門D.或門35.VerilogHDL標識符的字符數(shù)不能多于______個。36.在3位二進制A/D轉換器中，已知最大輸入模擬電壓為10V，⊿是量化單位，并采用“只舍不取”方法劃分量化電平，則1⊿代表的量化電壓為______V。37.只讀存儲器ROM有______、______和______等類型。38.表示一個兩位十進制數(shù)至少需要______位二進制數(shù)。A.5B.6C.7D.839.動態(tài)存儲器DRAM的優(yōu)點是______、______，其缺點是______。40.已知邏輯函數(shù)的最簡與或表達式為______。

A．

B．

C．A

D．41.74x163是一個具有同步清零、同步置數(shù)功能的4位二進制同步加計數(shù)器。分析如圖所示電路，寫出該電路的計數(shù)序列和模值。圖中各器件的功能表如下。

74x163是一個具有同步清零、同步置數(shù)功能的4位二進制同步加計數(shù)器。分析如圖所示電路，寫出該電路的計數(shù)序列和模值。圖中各器件的功能表如下。

42.把JK觸發(fā)器轉換為T'觸發(fā)器的方法是______。43.半導體中有兩種截流子，分別是______。A.原子和中子B.電子和空穴C.電子和質子D.電子和離子44.VerilogHDL于______推出，是在______的基礎上演化而來的。45.電路如圖(圖中為下降沿Jk觸發(fā)器)所示，觸發(fā)器當前狀態(tài)Q3Q2Q1為“011”，請問時鐘作用下，觸發(fā)器下一狀態(tài)為______

A.“110”B.“100”C.“010”D.“000”46.在數(shù)字電路和計算機中，只用______種符號來表示信息。A.1B.2C.3D.447.函數(shù)F=+ADE的最簡與或式為______。48.用TTL非門(或者與非門)構成的環(huán)形振蕩器，環(huán)接的門的個數(shù)N應滿足______，否則電路將不能正常工作。49.已知Intel2716是2K×8位的EPROM集成電路芯片，它的地址線和數(shù)據(jù)線分別為______條。A.10和4B.10和8C.11和4D.11和850.VerilogHDL的數(shù)據(jù)對象是指用來存放各種類型數(shù)據(jù)的容器，包括______和______。第1卷參考答案一.歷年考點試題黑鉆版1.參考答案：靜態(tài)RAM(SRAM)，動態(tài)RAM(DRAM)2.參考答案：穩(wěn)態(tài)，暫穩(wěn)態(tài)3.參考答案：A4.參考答案：關；開5.參考答案：D6.參考答案：16，4；7.參考答案：C8.參考答案：B9.參考答案：B10.參考答案：7位的寄存器型11.參考答案：D12.參考答案：存儲大量數(shù)據(jù)或信號13.參考答案：UD＜VD(0.5V)，UD≥VD(0.5V)14.參考答案：ROM，RAM15.參考答案：D16.參考答案：RS、D、JK、T、T'17.參考答案：倒T形A/D轉換器18.參考答案：25619.參考答案：C20.參考答案：約束21.參考答案：PROM、PLA、PAL、GAL22.參考答案：D23.參考答案：C24.參考答案：(1)驅動方程

J0=K0=1；

(2)狀態(tài)方程

(3)狀態(tài)轉換表如表所示。

(4)狀態(tài)轉換圖如圖所示。

(5)電路的功能是同步模4計數(shù)器，具有白啟的功能。25.參考答案：移存型計數(shù)器26.參考答案：D27.參考答案：C28.參考答案：程序前部29.參考答案：硬件，軟件30.參考答案：時序邏輯電路31.參考答案：A32.參考答案：提高抗干擾能力33.參考答案：保存數(shù)據(jù)，并串轉換，串并轉換34.參考答案：A35.參考答案：102436.參考答案：10/8V