計(jì)算機(jī)硬件及網(wǎng)絡(luò)chapter放大器的頻率特性

2023/9/2CMOS模擬集成電路1主要內(nèi)容密勒定理極點(diǎn)與結(jié)點(diǎn)的關(guān)聯(lián)共源級(jí)源跟隨器共柵極共源共柵極差動(dòng)對(duì)2023/9/2CMOS模擬集成電路26.1.1密勒定理密勒定理:如果圖(a)的電路可以轉(zhuǎn)換成圖(b)的電路,則,其中.,2023/9/2CMOS模擬集成電路3證明:通過阻抗Z由X流向Y的電流等于.由于這兩個(gè)電路等效,必定有相等的電流流過Z1.于是有:類似有2023/9/2CMOS模擬集成電路4什么條件下可以利用密勒定理進(jìn)行上述轉(zhuǎn)換呢?若阻抗Z在X和Y點(diǎn)之間只有一個(gè)信號(hào)通路,則轉(zhuǎn)換往往不成立.b.阻抗Z與信號(hào)主通路并聯(lián)的情況下,密勒定理可能成立.2023/9/2CMOS模擬集成電路5練習(xí):計(jì)算電路的輸入電阻.2023/9/2CMOS模擬集成電路66.1.2極點(diǎn)與結(jié)點(diǎn)的關(guān)聯(lián)考慮幾個(gè)放大器的簡(jiǎn)單級(jí)聯(lián)電路,如下圖所示.A1,A2

是理想的電壓放大器;R1,R2

是每級(jí)的輸出電阻;Cin,CN

表示每級(jí)的輸入電容;CP

表示負(fù)載電容.如何寫該電路的傳輸函數(shù)?2023/9/2CMOS模擬集成電路72023/9/2CMOS模擬集成電路8極點(diǎn)的確定:由相應(yīng)一個(gè)結(jié)點(diǎn)到地”看到的”總電容乘以從這個(gè)結(jié)點(diǎn)到地看到的總電阻,得到了時(shí)間常數(shù),于是可以得到一個(gè)極點(diǎn)的頻率.電路中的每一個(gè)結(jié)點(diǎn)對(duì)傳輸函數(shù)貢獻(xiàn)一個(gè)極點(diǎn).在許多電路中,我們可以利用這種極點(diǎn)與結(jié)點(diǎn)之間的聯(lián)系估算電路的傳輸函數(shù).2023/9/2CMOS模擬集成電路9例6.4忽略溝道長(zhǎng)度調(diào)制效應(yīng),計(jì)算電路的傳輸函數(shù).2023/9/2CMOS模擬集成電路10假定:λ=0,M1工作在飽和區(qū).6.2共源級(jí)考慮由有限源電阻RS所驅(qū)動(dòng)的共源級(jí)電路,如6.10所示.a.通過極點(diǎn)與對(duì)應(yīng)結(jié)點(diǎn)相關(guān)聯(lián)的方法估算傳輸函數(shù):從X點(diǎn)到地看到的總電容為2023/9/2CMOS模擬集成電路11從輸出點(diǎn)到地看到的總電容為輸入極點(diǎn)的值為(6.1)(6.2)輸出極點(diǎn)的值為2023/9/2CMOS模擬集成電路12若RS相對(duì)較大時(shí),電路簡(jiǎn)化成圖6.11的模型(忽略RS的影響).2023/9/2CMOS模擬集成電路13于是,可以得到電路的傳輸函數(shù):主要誤差:a.沒有考慮電路零點(diǎn)的存在;b.用低頻增益-gmRD

近似放大器的增益.由于輸出結(jié)點(diǎn)的電容等原因,放大器的增益會(huì)隨頻率變化.2023/9/2CMOS模擬集成電路14b.利用等效電路求精確的傳輸函數(shù).(6.19)(6.20)從式(6.20)可得(6.21)2023/9/2CMOS模擬集成電路15將式(6.21)代入式(6.19)得到(6.22)也就是(6.23)其中,2023/9/2CMOS模擬集成電路16將傳輸函數(shù)的分母寫成下面的形式:若,即比遠(yuǎn)離原點(diǎn),則s的系數(shù)近似等于,于是得到與(6.1)式比較可知,與輸入結(jié)點(diǎn)關(guān)聯(lián)的極點(diǎn)的直觀方法可近似計(jì)算極點(diǎn),且可用放大器的低頻增益計(jì)算CGD

的密勒乘積項(xiàng).2023/9/2CMOS模擬集成電路17第二極點(diǎn)為若,則2023/9/2CMOS模擬集成電路18式(6.23)的傳輸函數(shù)顯示有一個(gè)零點(diǎn),,它是由于輸入和輸出通過CGD

直接耦合產(chǎn)生的.根據(jù)傳輸函數(shù)可知,當(dāng)時(shí),,即輸出接地,且輸出短路電流為0,則有如何計(jì)算零點(diǎn)?2023/9/2CMOS模擬集成電路19例6.5,計(jì)算電路的傳輸函數(shù)(課后練習(xí))2023/9/2CMOS模擬集成電路20輸入阻抗的計(jì)算a.近似計(jì)算:根據(jù)密勒定理可以得到b.高頻時(shí),考慮輸出結(jié)點(diǎn)對(duì)輸入的影響總的輸入阻抗為上式與的并聯(lián).2023/9/2CMOS模擬集成電路216.3源跟隨器(a)考慮右圖所示的電路,如何利用密勒定理,求輸入結(jié)點(diǎn)的總電容?源跟隨器的低頻增益為CGS在輸入結(jié)點(diǎn)的密勒項(xiàng)為總的輸入電容為2023/9/2CMOS模擬集成電路22(b)利用等效電路求源跟隨器的傳輸函數(shù)().列輸出結(jié)點(diǎn)的KCL方程,有列輸入回路的KVL方程,有2023/9/2CMOS模擬集成電路23于是得到電路的傳輸函數(shù)為假設(shè)兩個(gè)極點(diǎn)相距較遠(yuǎn),則主極點(diǎn)的值為2023/9/2CMOS模擬集成電路24(CGD與輸入并聯(lián),先忽略.)(c)電路的輸入阻抗2023/9/2CMOS模擬集成電路25由上面的表達(dá)式可以看出,對(duì)給定的,輸入阻抗呈現(xiàn)負(fù)阻特性.負(fù)電阻為等效輸入電容為,與密勒定理計(jì)算結(jié)果一致.2023/9/2CMOS模擬集成電路26(d)電路的輸出阻抗忽略體效應(yīng)和CSB產(chǎn)生的與輸出并聯(lián)的阻抗,且忽略CGD.于是得到等效電路如圖.當(dāng)ω很低時(shí),當(dāng)ω很高時(shí),2023/9/2CMOS模擬集成電路27例題:求電路的傳輸函數(shù).Y結(jié)點(diǎn)的KCL方程:2023/9/2CMOS模擬集成電路28X結(jié)點(diǎn)的KCL方程:將V1代入上式,于是得到傳輸函數(shù)為當(dāng)時(shí),上述表達(dá)式具有與源跟隨器的傳輸函數(shù)相同的形式.2023/9/2CMOS模擬集成電路296.4共柵級(jí)a.忽略溝長(zhǎng)調(diào)制效應(yīng),可得到電路的傳輸函數(shù)為該電路的優(yōu)點(diǎn):沒有電容的密勒乘積項(xiàng),可達(dá)到寬帶.2023/9/2CMOS模擬集成電路30b.輸入阻抗時(shí),電路的輸入阻抗為若,則其中,Zin取決于ZL,很難將極點(diǎn)與輸入結(jié)點(diǎn)聯(lián)系起來.要利用等效電路計(jì)算傳輸函數(shù).2023/9/2CMOS模擬集成電路31例題:,計(jì)算電路的傳輸函數(shù)和輸入阻抗.2023/9/2CMOS模擬集成電路32s或CL增加時(shí),于是得到電路的傳輸函數(shù)為電路的輸入阻抗為為什么在高頻情況下，Zin變得與CL無關(guān)呢？2023/9/2CMOS模擬集成電路336.5共源共柵級(jí)這種電路結(jié)構(gòu)的特點(diǎn)：①提高放大器的電壓增益②提高電流源的輸出阻抗③輸入阻抗高（同CS級(jí)）④M2無密勒效應(yīng)，速度快⑤輸出、輸入隔離作用2023/9/2CMOS模擬集成電路34利用密勒定理計(jì)算電路的極點(diǎn)().對(duì)于結(jié)點(diǎn)A:CGD1的密勒項(xiàng)為AV用X點(diǎn)到A點(diǎn)的低頻增益近似,則于是得到與結(jié)點(diǎn)A相關(guān)聯(lián)的極點(diǎn)為2023/9/2CMOS模擬集成電路35X點(diǎn)“看到地”的電阻為X點(diǎn)“看到地”的電容為與結(jié)點(diǎn)X相關(guān)聯(lián)的極點(diǎn)為對(duì)于結(jié)點(diǎn)X：2023/9/2CMOS模擬集成電路36對(duì)于結(jié)點(diǎn)Y：與結(jié)點(diǎn)Y相關(guān)聯(lián)的極點(diǎn)為Y點(diǎn)“看到地”的電容為2023/9/2CMOS模擬集成電路37例題:忽略與M1有關(guān)的電容,假設(shè),計(jì)算傳輸函數(shù).2023/9/2CMOS模擬集成電路38于是得到傳輸函數(shù)為2023/9/2CMOS模擬集成電路39忽略CGD1和CY

,求電路的輸出阻抗.可見,包含一個(gè)極點(diǎn)當(dāng)2023/9/2CMOS模擬集成電路406.6差動(dòng)對(duì)a.基本差動(dòng)對(duì)的差模信號(hào)的頻率特性.差模信號(hào)的頻率特性:利用半邊電路的概念,我們可以知道差模響應(yīng)與共源級(jí)相同,且極點(diǎn)數(shù)相同.2023/9/2CMOS模擬集成電路41對(duì)于共模信號(hào),我們得到如圖所示的等效電路:b.基本差動(dòng)對(duì)的共模信號(hào)的頻率特性.電路完全對(duì)稱時(shí),忽略溝長(zhǎng)調(diào)制效應(yīng),電路的共模增益為2023/9/2CMOS模擬集成電路42考慮M1與M2的失配,即gm1≠gm2

的情況,高頻共模增益可用下式進(jìn)行計(jì)算:其中于是得到共模電壓增益為2023/9/2CMOS模擬集成電路43c.高阻抗負(fù)載的差動(dòng)對(duì)的頻率響應(yīng)2023/9/2CMOS模擬集成電路44d.以有源電流鏡為負(fù)載的差動(dòng)對(duì)的頻率響應(yīng)結(jié)點(diǎn)E:結(jié)點(diǎn)out:鏡像極點(diǎn)2023/9/2CMOS模擬集成電路45傳輸函數(shù)的計(jì)算2023/9/2CMOS模擬集成電路46例6.9,估計(jì)