定點(diǎn)原碼二位乘法器的設(shè)計(jì)

課程設(shè)計(jì)報(bào)告課程設(shè)計(jì)名稱：計(jì)算機(jī)組成原理課程設(shè)計(jì)課程設(shè)計(jì)題目：定點(diǎn)原碼二位乘法器的設(shè)計(jì)院（系）：專業(yè)：班級(jí)：學(xué)號(hào)：姓名：指導(dǎo)教師：說明：結(jié)論（優(yōu)秀、良好、中等、及格、不及格）作為相關(guān)教環(huán)節(jié)考核必要依據(jù)；格式不符合要求；數(shù)據(jù)不實(shí)，不予通過。報(bào)告和電子數(shù)據(jù)必須作為實(shí)驗(yàn)現(xiàn)象重復(fù)的關(guān)鍵依據(jù)。指導(dǎo)教師評(píng)語：審查結(jié)論 簽名：年月日學(xué)術(shù)誠信聲明本人聲明：所呈交的報(bào)告（含電子版及數(shù)據(jù)文件）是我個(gè)人在導(dǎo)師指導(dǎo)下獨(dú)立進(jìn)行設(shè)計(jì)工作及取得的研究結(jié)果。盡我所知，除了文中特別加以標(biāo)注或致謝中所羅列的內(nèi)容以外，報(bào)告中不包含其他人己經(jīng)發(fā)表或撰寫過的研究結(jié)果，也不包含其它教育機(jī)構(gòu)使用過的材料。與我一同工作的同學(xué)對(duì)本研究所做的任何貢獻(xiàn)均己在報(bào)告中做了明確的說明并表示了謝意。報(bào)告資料及實(shí)驗(yàn)數(shù)據(jù)若有不實(shí)之處，本人愿意接受本教學(xué)環(huán)節(jié)“不及格”和“重修或重做”的評(píng)分結(jié)論并承擔(dān)相關(guān)一切后果。日期:本人簽名:

日期:課程設(shè)計(jì)任務(wù)書課程設(shè)計(jì)名稱計(jì)算機(jī)組成原理課程設(shè)計(jì)專業(yè)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)生姓名班級(jí)學(xué)號(hào)題目名稱定點(diǎn)原碼一位乘法器的設(shè)計(jì)起止日期12016年01月04日起至2016年01月5日止課設(shè)內(nèi)容和要求：一、課程設(shè)計(jì)內(nèi)容采用XilinxFoundationF3.1可編程器件開發(fā)工具軟件，偉福COP2000實(shí)驗(yàn)箱，設(shè)計(jì)并實(shí)現(xiàn)定點(diǎn)原碼二位乘法器功能。二、課程設(shè)計(jì)要求.采用自上而下的設(shè)計(jì)方法，頂層設(shè)計(jì)使用原理圖設(shè)計(jì)輸入方式；底層設(shè)計(jì)輸入方式自彳丁選定；.課程設(shè)計(jì)的電路主要應(yīng)包括：ALU、被乘數(shù)寄存器、乘數(shù)寄存器、部分積寄存器、Yi1YiC組合判別電路、門電路和移位電路等。其中控制信號(hào)可用外部開關(guān)或用VHDL語言以控制器方式實(shí)現(xiàn)，其它部分可以調(diào)用系統(tǒng)資源庫中的器件；.被乘數(shù)和乘數(shù)皆為八位；.對(duì)設(shè)計(jì)電路進(jìn)行仿真并驗(yàn)證其正確性，仿真數(shù)據(jù)由指導(dǎo)教師給出；.實(shí)現(xiàn)編程下載和硬件測(cè)試；.獨(dú)立設(shè)計(jì)、調(diào)試、仿真、下載和硬件測(cè)試并通過指導(dǎo)教師現(xiàn)場(chǎng)驗(yàn)收；.撰寫課程設(shè)計(jì)報(bào)告。參考資料：［1］曹昕燕.EDA技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)［M］.北京：清華大學(xué)出版社，2006［2］范延濱.微型計(jì)算機(jī)系統(tǒng)原理、接口與EDA設(shè)計(jì)技術(shù)國］.北京：北京郵電大學(xué)出版社，2006［3］王愛英.計(jì)算機(jī)組成與結(jié)構(gòu)（第4版）［M］.北京：清華大學(xué)出版社，2006教研室審核意見： 教研室主任簽字：指導(dǎo)教師（簽名） 年 月 日學(xué)生（簽名） 年 月 日

TOC\o"1-5"\h\z\o"CurrentDocument"第1章總體設(shè)計(jì)方案 1\o"CurrentDocument"設(shè)計(jì)原理 1\o"CurrentDocument"設(shè)計(jì)思路 3\o"CurrentDocument"設(shè)計(jì)環(huán)境 3\o"CurrentDocument"第2章詳細(xì)設(shè)計(jì)方案 5\o"CurrentDocument"頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn) 5\o"CurrentDocument"創(chuàng)建頂層圖形設(shè)計(jì)文件 5\o"CurrentDocument"器件的選擇與引腳鎖定 6\o"CurrentDocument"第3章功能模塊的設(shè)計(jì)與實(shí)現(xiàn) 7\o"CurrentDocument"控制器模塊的設(shè)計(jì)與實(shí)現(xiàn) 7\o"CurrentDocument"選擇器模塊的設(shè)計(jì)與實(shí)現(xiàn) 7\o"CurrentDocument"乘數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 8\o"CurrentDocument"部分積模塊的設(shè)計(jì)與實(shí)現(xiàn) 9\o"CurrentDocument"原碼兩位乘法器模塊的設(shè)計(jì)與實(shí)現(xiàn) 10\o"CurrentDocument"第4章編程下載與硬件測(cè)試 12\o"CurrentDocument"編程下載 12\o"CurrentDocument"硬件測(cè)試及結(jié)果分析 12\o"CurrentDocument"參考文獻(xiàn) 13-I-錯(cuò)誤!未指定書簽。第1章總體設(shè)計(jì)方案第1章總體設(shè)計(jì)方案設(shè)計(jì)原理原碼兩位乘的乘數(shù)和被乘數(shù)用原碼表示，根據(jù)乘數(shù)最后兩位的取值情況，依次求出被乘數(shù)對(duì)應(yīng)的4種選擇值，然后與上次部分積相加之后，再對(duì)本次得出的部分值右移兩位，循環(huán)執(zhí)行，直至乘數(shù)的高兩位運(yùn)算完成為止。兩位乘數(shù)共有四種狀態(tài)，對(duì)應(yīng)的四種狀態(tài)可得表1.表1.兩位乘數(shù)所對(duì)應(yīng)的新的部分積乘數(shù)y1y新的部分積00新的部分積等于原部分積右移兩位01新的部分積等于原部分積加被乘數(shù)后右移兩位10新的部分積等于原部分積加2倍被乘數(shù)后右移兩位11新的部分積等于原部分積加3倍被乘數(shù)后右移兩位表中2倍的被乘數(shù)可通過乘數(shù)將X左移1位得到2X，在機(jī)器內(nèi)通常采用左斜送一位來實(shí)現(xiàn)?？墒?3X一般不能一次完成，如分成兩次進(jìn)行，又降低了計(jì)算速度。解決問題的辦法是：以（4X-X）來代替3X運(yùn)算，在本次運(yùn)算中只執(zhí)行-X，而+4X則歸并到下一步執(zhí)行，此時(shí)部分積以右移了兩位，上一步欠下的+4X已變成+X，在實(shí)際線路中要用一個(gè)觸發(fā)器C來記錄是否欠下+4X，若是，則C變?yōu)?。因此實(shí)際操作用匕1匕。,三位來控制，由此可得原碼兩位乘法的運(yùn)算規(guī)則如表2.所示。表2.原碼兩位乘的運(yùn)算規(guī)則乘數(shù)判斷位YYn-1n標(biāo)志位Cj操作內(nèi)容00J0部分積+0;右移兩位；C=0010部分積+x；右移兩位；C=0100部分積+x；右移兩位；C=0110部分積+2x；右移兩位；C=0001部分積+2x；右移兩位；C=0011部分積一x；右移兩位；C=1101部分積一x；右移兩位；C=1111部分積+0；右移兩位；C=11

錯(cuò)誤!未指定書簽。第1章總體設(shè)計(jì)方案定點(diǎn)原碼兩位乘例子如下：已知X=0.111111,y=0.111001X*=0.111111,[—X*]、卜=1.000001,2X*=1.111110,y*=0.111001過程如表3.所示。表3.原碼兩位乘數(shù)值部分的運(yùn)算過程部分積乘數(shù)y*C說明000.000000+000.111111001110010開始，部分積為0，C=0根據(jù)y1yC=010，加x*，保持C=0000.111111000.001111+001.111110110011100右移兩位，得新的部分積，乘數(shù)同時(shí)右移兩位根據(jù)“100”力口2x*，保持C廣0010.001101000.100011+111.00000111011100110右移兩位，得新的部分積，乘數(shù)同時(shí)右移兩位根據(jù)“110"減X*,'置“1”111.100100111.111001+000.1111110111000111001右移兩位，得新的部分積，乘數(shù)同時(shí)右移兩位根據(jù)“001”力口X*，保持'置“0”000.111000000111形成最終結(jié)果-2-錯(cuò)誤!未指定書簽。第1章總體設(shè)計(jì)方案設(shè)計(jì)思路原碼兩位乘法器需要用寄存器實(shí)現(xiàn)被乘數(shù)、乘數(shù)、部分積的存放，用A山實(shí)現(xiàn)數(shù)與數(shù)之間的相加，再利用例如門電路、移位電路和匕1yC^組合生成和選擇+0，+X，+2X，+[-X]補(bǔ)的相關(guān)電路等來對(duì)所存放的數(shù)值進(jìn)行操作，從而達(dá)到實(shí)驗(yàn)者想要達(dá)到的目的，近而完成實(shí)驗(yàn)并且達(dá)到實(shí)驗(yàn)要求。采用硬件描述語言進(jìn)行電路設(shè)計(jì)并實(shí)現(xiàn)給定的功能，設(shè)計(jì)的VHDL程序經(jīng)編譯、調(diào)試后形成*.bit文件并下載到XCV200可編程邏輯芯片中，經(jīng)硬件測(cè)試驗(yàn)證設(shè)計(jì)的正確性。原碼兩位乘法器的設(shè)計(jì)總框圖如圖1.所示；圖1.原碼兩位乘法器的設(shè)計(jì)總框圖設(shè)計(jì)環(huán)境硬件環(huán)境：偉福COP2000型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀、XCV200實(shí)驗(yàn)板、微機(jī)；偉福的計(jì)算機(jī)組成原理實(shí)驗(yàn)儀既可以帶硬件實(shí)驗(yàn)儀進(jìn)行實(shí)驗(yàn)，也可以用集成開發(fā)環(huán)境軟件來模擬模型機(jī)的運(yùn)行。使用COP2000實(shí)驗(yàn)平臺(tái)進(jìn)行FPGA設(shè)計(jì)時(shí)，需要用到COP2000集成開發(fā)環(huán)境將編譯生成的.bit文件下載到實(shí)驗(yàn)臺(tái)的XCV200FPGA芯片中。錯(cuò)誤!未指定書簽。第1章總體設(shè)計(jì)方案EDA環(huán)境：XilinxFoundationF3.1設(shè)計(jì)軟件。Xilinxfoundationf3.1是Xilinx公司主要的可編程器件開發(fā)工具，它可用來開發(fā)Xilinx公司的Spar-tan,Virtex,xc3000,xc4000,xc5200系列的FPGA芯片和xc9500系列的CPLD芯片。該平臺(tái)功能強(qiáng)大，主要用于百萬邏輯門級(jí)的設(shè)計(jì)和高速通信內(nèi)核的設(shè)計(jì)。利用該系統(tǒng)可完成從設(shè)計(jì)構(gòu)想到比特流下載的全部過程。該平臺(tái)以工程管理器為主界面，同時(shí)集成了Xilinx公司以及其他公司的一些優(yōu)秀軟件。-4-

第2章詳細(xì)設(shè)計(jì)方案頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖實(shí)現(xiàn)原碼兩位乘法器的邏輯功能，采用原理圖設(shè)計(jì)輸入方式完成，電路實(shí)現(xiàn)基于XCV200可編程邏輯芯片。在完成原理圖的功能設(shè)計(jì)后，把輸入輸出信號(hào)安排到XCV200指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定。創(chuàng)建頂層圖形設(shè)計(jì)文件頂層圖形文件主要由兩個(gè)六位輸入，一個(gè)脈沖輸入，一個(gè)清零輸入和一個(gè)使能輸入還有一個(gè)十四位輸出模塊組裝而成的一個(gè)完整的設(shè)計(jì)實(shí)體?？衫肵ilinxFoundationF3.1模塊實(shí)現(xiàn)頂層圖形文件的設(shè)計(jì)，頂層圖形文件結(jié)構(gòu)如圖2.所示。IKCT心二WH，LOC-器IM)Li*C-8IKCT心二WH，LOC-器IM)Li*C-8箱)U>Aa網(wǎng)>tor-.mi>g：》!1Loc?pm)LcoracLrAEPLOC-WJ\LM-的幅下LOC-WOLLi-f'llijLC-C-PiiDLdil。LCC-PliDLCC-f'llyLC'C-PIItLC?C-PiiDLC<-F-ii5LCC-PIIRb?OPll￡-L￡<>Pll--LC'C-PIIti￡t-FlgLCC-PIIC'Lt<-F-ii5g■&!in圖2.1頂層圖形文件結(jié)構(gòu)圖-5-

器件的選擇與引腳鎖定把頂層圖形文件中的輸入/輸出信號(hào)安排到XlinxXCV200芯片指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定，各信號(hào)及XlinxXCV200芯片引腳對(duì)應(yīng)關(guān)系如下：A[7：0]A[7]=LOCP094A[7：0]A[7]=LOCP094A[6]=LOCP095A[5]=LOCP096A[4]=LOCP095A[3]=LOCP100A[2]=LOCP101A[1]=LOCP102A[0]=LOCP103A0=LOCP073CLK=LOCP071CLR=LOCP070CE=LOCP066Q[17：0]：Q[17]=LOCP111Q[16]=LOCP110Q[15]=LOCP224Q[14]=LOCP228Q[13]=LOCP229Q[12]=LOCP230Q[11]=LOCP231Q[10]=LOCP232Q[9]=LOCP234B[7]=LOCP079B[6]=LOCP080B[5]=LOCP081B[4]=LOCP082B[3]=LOCP084B[2]=LOCP085B[1]=LOCP086B[0]=LOCP087B0=LOCP072Q[8]=LOCP235Q[7]=LOCP215Q[6]=LOCP216Q[5]=LOCP217Q[4]=LOCP218Q[3]=LOCP220Q[2]=LOCP221Q[1]=LOCP222Q[0]=LOCP223-6-

第3章功能模塊的設(shè)計(jì)與實(shí)現(xiàn)控制器模塊的設(shè)計(jì)與實(shí)現(xiàn)（1）創(chuàng)建元件圖形符號(hào)控制器的三個(gè)輸入分別為乘數(shù)的兩個(gè)低位Y1,Y0和一個(gè)脈沖控制端CLK,輸出的為求出的欠位C。（2）原理圖設(shè)計(jì)輸入方式（3）功能仿真對(duì)創(chuàng)建的控制器元件進(jìn)行功能仿真，驗(yàn)證其功能的正確性。U3.Y1U3.Y0U3.C-U3.C-.選擇器模塊的設(shè)計(jì)與實(shí)現(xiàn)（1）創(chuàng)建元件圖形符號(hào)選擇器的的六個(gè)輸入分別為被乘數(shù)輸入端口［7：0］，清零端CLR，脈沖端CLK，控制端A0，A1，A2,選擇的結(jié)果用Q［7：0］表示。（2）原理圖設(shè)計(jì)輸入方式-7-

（3）功能仿真對(duì)創(chuàng)建的控制器元件進(jìn)行功能仿真，驗(yàn)證其功能的正確性。結(jié)果正確。乘數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn)（1）創(chuàng)建元件圖形符號(hào)乘數(shù)模塊的六個(gè)輸入分別為乘數(shù)的輸入C，脈沖控制端CLK，清零端CLR，使能端CE，部分積右移之后的低兩位SIN1，SIN0，輸出為補(bǔ)入部分積低兩位且右移之后的乘數(shù)，乘數(shù)右移兩位之后的低兩位。（2）原理圖設(shè)計(jì)輸入方式（3（3）功能仿真對(duì)創(chuàng)建的控制器元件進(jìn)行功能仿真，驗(yàn)證其功能的正確性。U16.CE....U16.SIN1U16.D7.(hex)JU16.CE....U16.SIN1U16.D7.(hex)JU16.CLK U16.CLR CeCsCsU16,SINO...贈(zèng)6 U16.Y0 Uie.QC7r(hex輸入乘數(shù)，通過部分積的后兩位移進(jìn)，輸出移位過后的新的乘數(shù)再與選擇器中的結(jié)果進(jìn)行運(yùn)算，由圖可知輸出符合移位后的答案。部分積模塊的設(shè)計(jì)與實(shí)現(xiàn)（1）創(chuàng)建元件圖形符號(hào)部分積模塊的四個(gè)輸入分別為上一個(gè)部分積與選擇器選擇出來的結(jié)果之和D[7：0]，脈沖控制端CLK，清零端CLR，使能端CE，輸出端為Q[7：0]以及右移兩位的部分積低位。（2）原理圖設(shè)計(jì)輸入方式-9-D[T>CEE>[>FDSCE?Q[7C]GNDGNDU3DR[70]D[T>CEE>[>FDSCE?Q[7C]GNDGNDU3DR[70]（3）功能仿真對(duì)創(chuàng)建的控制器元件進(jìn)行功能仿真，驗(yàn)證其功能的正確性。輸入為上一個(gè)部分積結(jié)果，與本次選擇器的結(jié)果進(jìn)行相加把最低兩位移出作S含對(duì)創(chuàng)建的控制器元件進(jìn)行功能仿真，驗(yàn)證其功能的正確性。輸入為上一個(gè)部分積結(jié)果，與本次選擇器的結(jié)果進(jìn)行相加把最低兩位移出作S含SS一F'ccc,為最終答案的低位部分，由圖可知符合部分積功能。原碼兩位乘法器模塊的設(shè)計(jì)與實(shí)現(xiàn)（1）創(chuàng)建元件圖形符號(hào)原碼兩位乘法器模塊是由一個(gè)部分積模塊，一個(gè)乘數(shù)模塊，一個(gè)選擇模塊，一個(gè)控制模塊，以及一個(gè)符號(hào)模塊構(gòu)成，共有八個(gè)被乘數(shù)輸入端八個(gè)乘數(shù)輸入端和十八個(gè)乘積的輸出端以及一個(gè)脈沖輸入端，一個(gè)清零輸入端和一個(gè)使能控制端構(gòu)成。（2）原理圖設(shè)計(jì)輸入方式-10-

lidlid(3)功能仿真由于一些內(nèi)部功能并沒有完全實(shí)現(xiàn)所以很遺憾并未使得所有輸入都能正確的得出其答案。這里用2乘4等于8展示仿真。L11].iBCS7.BCS6.BCS5.BCS4.BCS3.BCS2：.BCS1.BCSO.CsCsCsLL11].iBCS7.BCS6.BCS5.BCS4.BCS3.BCS2：.BCS1.BCSO.CsCsCsL1iiL11111CS7?%CS5出4CS3CS2國工CSftAF.BF.CE.CLkGLR.CeCsCsCaCaCsCsCsCaCs CsHF翁J^lS7ANS7.CsANS7.CsANS6.ANS5.ANS4.ANS3'ans3＞：ANSI.ANS6.ANS5.ANS4.ANS3'ans3＞：ANSI.ANSO.CsCs結(jié)案Wk“2,胃-11-第4章編程下載與硬件測(cè)試編程下載利用XilinxFoundationF3.1的編程下載功能，將得到的*.bit文件下載到XCV200實(shí)驗(yàn)板的XCV200可編程邏輯芯片中。硬件測(cè)試及結(jié)果分析利用XCV200實(shí)驗(yàn)板進(jìn)行硬件功能測(cè)試。一位