fpga是什么意思-FPGA的基本結(jié)構(gòu)

fpga是什么意思?FPGA的基本結(jié)構(gòu)現(xiàn)場可編程門陣列(FPGA)器件是另一種類型的可編程規(guī)律器件。FPGA是由掩膜可編程門陣列和可編程邏揖器件二者演化過來，將它們特性結(jié)合在－起，因此FPGA即有門陣列的高規(guī)律密度和通用性，又有可編程規(guī)律器件的用戶有編程特性。它由－組排列規(guī)章、組合敏捷的用戶可編程門陣列構(gòu)成，F(xiàn)PGA的門陣列結(jié)構(gòu)可以比達(dá)到比CPLD更高的集成度，含有更多的I/O端口和觸發(fā)器資源，同時(shí)具有更簡單的布線結(jié)構(gòu)和規(guī)律實(shí)現(xiàn)，用戶可通過編程將內(nèi)部的規(guī)律單元連成任何簡單的數(shù)字系統(tǒng)。FPGA是現(xiàn)場可編程的，可以反復(fù)擦寫和重新編程，并且具有更大的敏捷性。

FPGA的生產(chǎn)廠家，以及產(chǎn)品種類較多，但它們的基本組成大致相像。FPGA的基本結(jié)構(gòu)如圖1所示。它的核心部分是規(guī)律單元陣列LCA，LCA是由內(nèi)部規(guī)律塊矩陣和四周I/O接口模塊組成。LCA內(nèi)部連線在規(guī)律塊的行列之間，占據(jù)規(guī)律塊I/O接口模塊之間的通道，可以由可編程開關(guān)以任意方式連接形成規(guī)律單元之間的互連。

圖1FPGA的結(jié)構(gòu)示意圖

它由三種編程單元和一個(gè)存放編程數(shù)據(jù)的靜態(tài)存儲(chǔ)器組成。這三種可編程單元是由布線資源分隔的可編程規(guī)律模塊CLB、周邊可編程輸入/輸出單元IOB、布線通道中互連資源組成。CLB陣列實(shí)現(xiàn)用戶指定的規(guī)律功能，它們以陣列的形式分布在FPGA中；可編程輸入/輸出單元IOB為內(nèi)部規(guī)律與器件封裝引腳之間供應(yīng)了可編程接口，它通常排列在芯片四周；可編程互連資源分布在CLB的空隙，互連資源可編程在模塊之間傳遞的信號(hào)網(wǎng)絡(luò)，用于實(shí)現(xiàn)各個(gè)CLB之間、CLB與IOB之間、以及全局信號(hào)與CLB與IOB之間的連接。FPGA利用戶編程的查找表實(shí)現(xiàn)模塊規(guī)律；程序掌握多路復(fù)用器實(shí)現(xiàn)其功能選擇。

FPGA的功能配置在于編程數(shù)據(jù)存貯器SRAM存放的編程數(shù)據(jù)打算，這些編程數(shù)據(jù)打算和掌握各個(gè)CLB、IOB及內(nèi)部連線的規(guī)律功能和它們之間的互連關(guān)系。靜態(tài)存貯器SRAM的存貯單元是由兩個(gè)CMOS反相器和－個(gè)用于讀寫數(shù)據(jù)的開關(guān)晶體管組成。兩個(gè)CMOS反相器接成一個(gè)環(huán)路形成雙穩(wěn)態(tài)器件。這個(gè)器件的狀態(tài)可以由字線選通位線上的外部信號(hào)傳過器件重寫。由于采納了獨(dú)特的工藝設(shè)計(jì)，這種結(jié)構(gòu)具有很強(qiáng)的抗干擾力量和很高的牢靠性。但停電后，存貯器中數(shù)據(jù)不能保存，每次通電，必需重新給存貯器裝載編程數(shù)據(jù)。通常配置數(shù)據(jù)存放在EPROM、EEPROM或計(jì)算機(jī)中，系統(tǒng)開機(jī)時(shí)或需要時(shí)，由FPGA內(nèi)初始化規(guī)律供應(yīng)了在加電時(shí)自動(dòng)加載配置數(shù)據(jù)至的SRAM中。用戶也可以掌握加載過程，在現(xiàn)場修改器件的規(guī)律功能，即所謂的現(xiàn)場編程。SRAM存儲(chǔ)單元的數(shù)據(jù)一旦確定，門陣列的規(guī)律關(guān)系也就確定了。

查找表型的FPGA是用查找表實(shí)現(xiàn)多種組合規(guī)律功能。查找表是靜態(tài)存儲(chǔ)器SRAM構(gòu)成的函數(shù)發(fā)生器，電路是由NMOS管構(gòu)成的規(guī)律函數(shù)發(fā)生器。A、B是兩個(gè)輸入變量，F(xiàn)是輸出規(guī)律函數(shù)。輸出和輸入的規(guī)律關(guān)系是由一組編程掌握代碼M０~M3打算，M０~M3為編程靜態(tài)存儲(chǔ)單元SRAM中的數(shù)據(jù)，通過向編程存儲(chǔ)單元M０~M3寫入不同數(shù)據(jù),查找表得到不同輸入和輸出的規(guī)律關(guān)系。當(dāng)M０M1M2M3=1100時(shí),若AB=10,T1和T2導(dǎo)通，F(xiàn)=1;若AB=01，T3和T4導(dǎo)通,F=1;若AB=11或AB=00時(shí)，則4條支路皆不導(dǎo)通,F=0;因此F的規(guī)律表達(dá)式為F=AB+AB=A⊕B。表4.1是M０~M3為不同取值時(shí)輸入與輸出的規(guī)律關(guān)系。

同理，多變量的規(guī)律函數(shù)發(fā)生器，都可通過查找表的方式進(jìn)行設(shè)計(jì)。三變量函數(shù)發(fā)生器是由5位掌握代碼指定，四變量的函數(shù)發(fā)生器由16位掌握代碼指定。該組合規(guī)律單元的時(shí)延是固定的，與實(shí)現(xiàn)的規(guī)律函數(shù)的簡單性無關(guān)。

上述查找表類型的規(guī)律函數(shù)發(fā)生器只能產(chǎn)生組合規(guī)律功能，在此基礎(chǔ)上再增加觸發(fā)器，便可構(gòu)成既可實(shí)現(xiàn)組合規(guī)律功能又可實(shí)現(xiàn)時(shí)序規(guī)律功能的基本規(guī)律單元電路。FPGA就是由很多這樣的基本規(guī)律單元來完成各種簡單的規(guī)律功能。

FPGA中有很多可編程多路