觸發(fā)器的使用實驗報告

試驗II?觸發(fā)器及其運用試驗目標控制根本RS.JK.D和T觸發(fā)器的邏輯功效控制集成觸發(fā)器的邏輯功效及運用辦法熟習觸發(fā)器之間互相轉換的辦法試驗道理觸發(fā)器具有兩個穩(wěn)固狀況,用以暗示邏輯狀況“1”和“0”,在必定的外界旌旗燈號感化下,可以從一個穩(wěn)固狀況翻轉到另一個穩(wěn)固狀況,它是一個具有記憶功效的二進制信息存儲器件,是構成各類時序電路的最根本邏輯單元.1、根本RS觸發(fā)器如圖1為兩個與非門交叉耦合構成的根本RS觸發(fā)器,它是無時鐘控制低電平直接觸發(fā)的觸發(fā)器.根本RS觸發(fā)器具有置“0”.置“1”和“保持”三種功效.平日稱氣為置“1”段,因為,；=0（產I）時觸發(fā)器被置為“1”；I為置“0”端,因為卩0（丁1）時觸發(fā)器被置“0”,當；;二匸二1時狀況保持點二產0時，觸發(fā)器狀況不定，應防止此種情形產生，表1為根本RS觸發(fā)器的狀況表.根本RS觸發(fā)器也可以用兩個“或非門”構成,此時為高電平觸發(fā)有用.2、JK觸發(fā)器在輸入旌旗燈號為雙端的情形下JK觸發(fā)器的功效完美.運用靈巧和通用性較強的一種觸發(fā)器.本試驗采取74LS112雙JK觸發(fā)器，是降低沿動身的邊沿觸發(fā)器.引腳功效及邏輯符號如圖2所示.圖2.74LS112雙JK觸發(fā)器引腳分列及邏輯符號JK觸發(fā)器的狀況方程為：*=J.+-,■■.J和K是數據輸入端，是觸發(fā)器狀況更新的根據，若J.K有兩個或者兩個以上輸入端時，構成“與”的關系.卩和百為兩個互補輸出端.平日把卩=0,」=1的狀況定為觸發(fā)器“0”狀況;而把卩=1,」=0定為“1”狀況.降低沿觸發(fā)JK觸發(fā)器功效表如表2所示.表2.JK觸發(fā)器功效表JK觸發(fā)器常被用作緩沖存儲器，移位存放器和計數器.3、 D觸發(fā)器在輸入旌旗燈號為單端的情形下,D觸發(fā)器用起來最為便利，其狀況方程為廠=D,其輸出狀況的更新產生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀況只取決于時鐘到來前D端的狀況,D觸發(fā)器的運用很廣，可用作數字旌旗燈號的存放，移位存放，分頻和波形產生等.有許多種型號可供各類用處的須要而選用.如雙D74LS74.四D74LS175.六D74LS174等.下圖為雙D774LS74的引腳分列及邏輯符號.功效表如表3.表3.74LS74功效表4、 觸發(fā)器之間的互相轉換在集成觸發(fā)器的產品中，每一種觸發(fā)器都有本身固定的邏輯功效.但可以運用轉換的方法獲得具有其他功效的觸發(fā)器.例如將JK觸發(fā)器的J.K兩頭銜接在一路，并以為它為T端,即得到所需的T觸發(fā)器.如圖4(a)所示，其狀況方程為：廠二“+W..T觸提議的功效表如表4所示.圖4(a)JK變T觸發(fā)器 (b)T'觸發(fā)器輸入 輸出SD—而—CP— TQn+1

由功效表可見，當T=0時，時鐘脈沖感化后，其狀況保持不變;當T=1時，時鐘脈沖作用后，觸發(fā)器狀況翻轉.所以，若將觸發(fā)器的T端置“1”，如圖4（b）所示，即得T'觸發(fā)器.在T'觸發(fā)器的CP端每來一個CP脈沖旌旗燈號，觸發(fā)器的狀況就翻轉一次，故稱之為反轉觸發(fā)器，普遍用于計數電路中.同樣，若將D觸發(fā)器門端與D端相連，便轉換為T'觸發(fā)器.如圖5所示.JK觸發(fā)器也可轉換為D觸發(fā)器，如圖6所示.圖6.JK改變成D2.圖6.JK改變成D2.雙蹤示波器4.單次脈沖源6.邏輯電平顯示器試驗裝備與器件1.+5V直流電源3.持續(xù)脈沖源邏輯電平開關7.74LS112 74LS74試驗內容測試根本RS觸發(fā)器的邏輯功效按照圖1,用兩個與非門構成根本RS觸發(fā)器，輸入端接邏輯開關的輸出接口，輸出端Q.°接邏輯電平顯示輸入插口，記載相干數據.測試雙JK觸發(fā)器74LS112邏輯功效（1）測試,D.、D的復位.置位功效任取一只JK觸發(fā)器，2.』.J.K端接邏輯開關輸出插口，CP端接單次脈沖源,Q.端接至邏輯電平顯示輸入插口.請求改變rD^D（J.K.CP處于隨意率性狀況），并在e=0（「、D=1）或者小=0（少=1）感化時代隨意率性改變J.K及CP的狀況，不雅察Q.?狀況.自擬表格并記載.（2） 測試JK觸發(fā)器的邏輯功效按照表8的請求改變J.K.CP端狀況，不雅察Q.q狀況變更,不雅察觸發(fā)器狀況更新是否產生在CP脈沖的降低沿（即CP由1—0）.（3） 將JK觸發(fā)器的J.K段連在一路，構成T觸發(fā)器.在CP端輸入1Hz持續(xù)脈沖,不雅察Q端的變更.在CP端輸入1Hz持續(xù)脈沖,用雙蹤示波器不雅察CP.Q.q端波形，留意相位關系,并描寫下來.測試雙D觸發(fā)器74LS74的邏輯功效（1） 測試2.小的復位.置位功效測試辦法同試驗內容2.1,自擬表格記載（2） 測試D觸發(fā)器的邏輯功效按照表9請求進行測試，并不雅察觸發(fā)器狀況更新是否產生在CP脈沖的上升沿（即由0—1）,并記載.（3） 將D觸發(fā)器的q端與D端相銜接，構成T'觸發(fā)器.測試辦法同試驗內容2.3,并記載.雙時鐘脈沖電路用JK觸發(fā)器及非門構成的雙相時鐘脈沖電路如圖9所示，此電路是用來將時鐘脈沖CP轉換成兩相時鐘脈沖CPA及CPB,其頻率雷同.相位不合.剖析電路工作道理,并按照圖9連線,用雙蹤示波器同時不雅察CP.CPA;CP.CPB;CPA.CPB波形，并描寫.

JKCPQn+1Qn=0Qn=1000T11T0010T11T010