基于Xilinx Zynq UtralScale+(MPSoC)ZCU102嵌入式評(píng)估板實(shí)現(xiàn)多個(gè)UIO開(kāi)發(fā)并完成測(cè)試的實(shí)驗(yàn)

基于XilinxZynqUtralScale+(MPSoC)ZCU102嵌入式評(píng)估板實(shí)現(xiàn)多個(gè)UIO開(kāi)發(fā)并完成測(cè)試的實(shí)驗(yàn)當(dāng)下最火的是AI，MachineLearning,EmbeddedVision。FPGA老酒新裝，在這個(gè)圈子里也可以摻和摻和。而談到linux，這里從事傳統(tǒng)嵌入式開(kāi)發(fā)的朋友不在少數(shù)，八成都在謀求轉(zhuǎn)型，尋個(gè)風(fēng)口。急人所求，本篇軟文以一個(gè)簡(jiǎn)單的實(shí)例來(lái)介紹一下FPGA的嵌入式linux里應(yīng)用。隱去過(guò)多設(shè)計(jì)細(xì)節(jié)，重過(guò)程體驗(yàn)。新客們可以看個(gè)熱鬧，F(xiàn)PGA老玩家可以就此貴安。這里的UIO即UserspaceI/O，本文中UIO泛指UIO設(shè)備和UIO驅(qū)動(dòng)。它在Linuxkernel的世界里比較小眾，主要是只一些定制設(shè)備和相應(yīng)的驅(qū)動(dòng)。UIO內(nèi)核驅(qū)動(dòng)指負(fù)責(zé)將中斷和設(shè)備內(nèi)存暴露給用戶空間，再由UIO用戶態(tài)驅(qū)動(dòng)（Application）來(lái)實(shí)現(xiàn)具體的業(yè)務(wù)，隨心所欲的玩。學(xué)術(shù)點(diǎn)叫做高度定制化，柔性設(shè)計(jì)。那怎么和FPGA扯上了關(guān)系？是的，F(xiàn)PGA在硬件世界里也是隨心所欲的玩，這一硬一軟還真是登對(duì)，在一起啊在一起。本實(shí)驗(yàn)工程利用XilinxZynqUtralScale+(MPSoC)ZCU102嵌入式評(píng)估板上實(shí)現(xiàn)多個(gè)UIO，借助Xilinx的工具完成硬件工程和linuxBSP的開(kāi)發(fā)，最后通過(guò)測(cè)試應(yīng)用程序完成測(cè)試。ZCU102上的MPSOC集成固化了四核ARMCortex-A53,雙核Cortex-R5以及Mali-400MP2GPU，這部分官方稱為PS（processorsystem）。另外一部分就是FPGA，即PL(programminglogical)。PS端實(shí)現(xiàn)控制，PL用來(lái)實(shí)現(xiàn)應(yīng)用加速，兩者通過(guò)AXI連接。跑這個(gè)小實(shí)驗(yàn)，呵呵，大材小用。只是本人手頭正好有這個(gè)板子不得不裝。筒子們可以去買(mǎi)了個(gè)ZYBO,ZED的板子試試身手。實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)人員：

實(shí)驗(yàn)時(shí)間：

實(shí)驗(yàn)材料：XilinxVivado2017.2硬件工程設(shè)計(jì)工具有免費(fèi)版本Petalinux2017.2LinuxBSP開(kāi)發(fā)工具（基于yocto）免費(fèi)ZCU102EVBfinalv1.0高端開(kāi)發(fā)板一枚收費(fèi)，貴PC電腦一臺(tái)要快一點(diǎn)，空間大一點(diǎn)硬件設(shè)計(jì)

建立Vivado工程，適配ZCU102EVB。通過(guò)IPIntegrator加入PS,在PL側(cè)加入5個(gè)UIO輸入，其中1個(gè)是GPIO模塊（包含中斷輸出和設(shè)備內(nèi)存），另外4個(gè)是PIN連接到ZCU102EVB上的DIP開(kāi)關(guān)，作為中斷輸入通過(guò)一個(gè)concatIP連接到PS的ps_pl_irq管腳。板級(jí)細(xì)節(jié)請(qǐng)參考[1]UG1182，芯片資料參考[2]UG1085IRQsourceTriggertypeIRQnumberBoardInfopl_irq_eredgerising121SW13.8,DIP0pl_irq_efedgefalling

122

SW13.7,DIP1

pl_irq_lhlevelhigh123SW13.6,DIP2pl_irq_lllevellow

124SW13.5,DIP3axi_gpio_1N/A125寫(xiě)好約束文件，

set_propertyPACKAGE_PINAN13[get_portspl_irq_ll]

set_propertyIOSTANDARDLVCMOS33[get_portspl_irq_ll]

set_propertyPACKAGE_PINAM14[get_portspl_irq_lh]

set_propertyIOSTANDARDLVCMOS33[get_portspl_irq_lh]

set_propertyPACKAGE_PINAP14[get_portspl_irq_ef]

set_propertyIOSTANDARDLVCMOS33[get_portspl_irq_ef]

set_propertyPA