基于FPGA的多時鐘片上網(wǎng)絡(luò)設(shè)計

基于FPGA的多時鐘片上網(wǎng)絡(luò)設(shè)計在FPGA上設(shè)計一個高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項巨大的挑戰(zhàn)。大多數(shù)基于FPGA的片上網(wǎng)絡(luò)都是運(yùn)行在一個單一時鐘下。隨著FPGA技術(shù)的發(fā)展，Xilinx公司推出了Virtex-4平臺。該平臺支持同一時間內(nèi)32個時鐘運(yùn)行，也就是說每個片上網(wǎng)絡(luò)的內(nèi)核可以在一個獨(dú)立的時鐘下運(yùn)行，從而使每個路由器和IP核都運(yùn)行在最佳頻率上。因此適用于設(shè)計多時鐘片上網(wǎng)絡(luò)，實(shí)現(xiàn)高性能分組交換片上網(wǎng)絡(luò)。1多時鐘片上網(wǎng)絡(luò)架構(gòu)的分析片上網(wǎng)絡(luò)結(jié)構(gòu)包含了拓?fù)浣Y(jié)構(gòu)、流量控制、路由、緩沖以及仲裁。選擇合適網(wǎng)絡(luò)架構(gòu)方面的元素，將對片上網(wǎng)絡(luò)的性能產(chǎn)生重大影響。（1）網(wǎng)絡(luò)拓?fù)洌涸谠O(shè)計中，選擇Mesh拓?fù)浣Y(jié)構(gòu)。Mesh結(jié)構(gòu)擁有最小的面積開銷以及低功耗的特點(diǎn)。此外，Mesh的線性區(qū)的節(jié)點(diǎn)數(shù)量規(guī)模大以及通道較寬。同時，Mesh也能很好地映射到FPGA下的底層路由結(jié)構(gòu)，降低了FPGA邏輯擁塞和路由器的功耗。（2）流控機(jī)制：虛擬直通和蟲洞技術(shù)（不像存儲轉(zhuǎn)發(fā)）有數(shù)據(jù)包的延時與路徑長度成正比。然而，與復(fù)雜的蟲洞路由器相比，虛擬直通的路由器更加適合于設(shè)計的實(shí)現(xiàn)。因此，選擇虛擬直通流量控制機(jī)制作為路由器的流量控制機(jī)制。相比較蟲洞機(jī)制，它能支持更高的吞吐量，在堵塞時能更有效地釋放緩存。此外，虛擬直通流量控制低延時的高信道利用率，與此同時并不保留物理通道。（3）路由算法：選擇XY算法作為設(shè)計所采用的路由算法。該算法中分組的路由只取決于源節(jié)點(diǎn)和目的節(jié)點(diǎn)的地址，而與網(wǎng)絡(luò)狀況無關(guān)。當(dāng)使用算法時首先在X維上進(jìn)行路由，當(dāng)?shù)竭_(dá)與目的節(jié)點(diǎn)同一列時，轉(zhuǎn)向在Y維上的路由，最后到達(dá)目的節(jié)點(diǎn)。該算法對硬件要求簡單和實(shí)現(xiàn)容易，在網(wǎng)絡(luò)流量不大時，具有較小的時延，能夠有效避免死鎖和活鎖。（4）仲裁機(jī)制：輸入端口分配是基于簡單的Roundrobin[3]機(jī)制。上次接收或解決接收的端口會放在隊列的末端。切換時到下游的數(shù)據(jù)包。當(dāng)交換數(shù)據(jù)包時，F(xiàn)IFO的虛擬通道也遵循這種機(jī)制。2路由器微節(jié)點(diǎn)結(jié)構(gòu)的設(shè)計多時鐘片上網(wǎng)絡(luò)的路由器由5個輸入端口、交叉點(diǎn)矩陣和中央的仲裁器三部分組成。除了頭譯碼邏輯，5個輸入端口都是相同的。由于設(shè)計中采取了虛擬通道流控機(jī)制（VCS），因此輸入端口就必須包含仲裁邏輯。與此同時，輸入端口還應(yīng)包含輸入緩沖區(qū)來存儲輸入的數(shù)據(jù)包。2.1數(shù)據(jù)包利用XilinxblockRAM，設(shè)置深度為16的FIFO（先入先出隊列），數(shù)據(jù)包的大小能在24位與128位之間變化，每個數(shù)據(jù)包header（包頭）占用一個flit（數(shù)據(jù)片）。flit的大小固定在8位。數(shù)據(jù)包頭包含路由目標(biāo)地址、flit的類型以及部分?jǐn)?shù)據(jù)包。設(shè)計中采用的虛擬直通流量控制需要1位去指定數(shù)據(jù)片的類型。路由器支持可變化大小的數(shù)據(jù)包，通過編碼將數(shù)據(jù)包的大小編譯為字段，作為bRAM所需要的部分，放在數(shù)據(jù)包頭部。每個IP核的網(wǎng)絡(luò)接口（NI）起到存儲在數(shù)據(jù)包頭部的信息的作用。當(dāng)需要更高粒度數(shù)據(jù)包時，部分?jǐn)?shù)據(jù)包的位數(shù)以及寬度將會相應(yīng)的增加。增加部分?jǐn)?shù)據(jù)包的位數(shù)的同時也提高了緩存的利用率。數(shù)據(jù)包首部保留的位數(shù)將用于實(shí)現(xiàn)基于優(yōu)先級的流量控制。2.2輸入端口路由器有5個輸入端口，通過端口分別與內(nèi)核及鄰近的路由器通信，這5個端口按在方位可分為本地（L），北（N），東（E），南（S），西（W）。每個輸入端口可以支持虛擬通道多路復(fù)用，相關(guān)聯(lián)的仲裁器，以及頭譯碼邏輯，從而作出路由決定。如圖1，輸入端口的3個主要組成部分分別是虛擬通道選擇器、FIFObRAMs以及bRAM仲裁器。虛擬通道選擇器：決定輸入端緩存的使用空間的決定權(quán)在虛擬通道選擇器。當(dāng)數(shù)據(jù)包大小以編碼形式傳播時，虛擬通道選擇器接收數(shù)據(jù)包的首部。當(dāng)虛擬通道選擇器收到來自上游路由器或者來自自身核心的數(shù)據(jù)時，虛擬通道選擇器就會拿數(shù)據(jù)包的大小跟虛擬通道目前可以容納數(shù)據(jù)包的大小進(jìn)行比較。這么做的目的是為了能夠使輸入的數(shù)據(jù)能夠符合FIFO中write_count的大小。如果有足夠的空間存在，則虛擬通道選擇器將同意輸入請求，同時反饋信息。在此過程中，虛擬通道選擇器還設(shè)置了輸入端解復(fù)用器。解復(fù)用器的作用是使數(shù)據(jù)包從輸入通道傳輸?shù)秸_的復(fù)用器的輸入緩存中。FIFObRAMs：在所設(shè)計的路由器中，緩沖區(qū)的深度將參數(shù)化，在試驗(yàn)時同時將其深度設(shè)置為16。這些緩存區(qū)將被作為bRAMFIFO的存儲器，同時起到以下作用：（1）緩沖部分或者全部到來的數(shù)據(jù)包，以及當(dāng)下游開關(guān)可以用時，傳送頭部及緊跟的flit。（2）劃分路由器核心以及路由器的頻率，從而支持一個多時鐘的網(wǎng)絡(luò)設(shè)計。（3）通過仲裁器監(jiān)察write_count端口的信息，來實(shí)現(xiàn)支持可變化大小的數(shù)據(jù)包。在緩沖區(qū)有單獨(dú)時鐘域的情況時，就需要一種有效的方式實(shí)施完整的或者空的邏輯。通過以下方式使控制信號同步：（1）發(fā)送數(shù)據(jù)包粒度作為一小部分FIFO的空間。（2）在一個時鐘周期內(nèi)，一個連接終止之前設(shè)置flit的尾部位。在所使用的FPGA設(shè)計中，由于支持FIFO的最小深度是16，所以它適合于在虛擬直通中緩沖整個數(shù)據(jù)包。write_count的空和滿狀態(tài)信號將集成在FIFO中。在一個多數(shù)據(jù)包的緩沖區(qū)中加大存儲flit的能力，將有助于提高FIFO的利用率。此外，獲得網(wǎng)絡(luò)的吞吐量的增益，是由于上游連續(xù)包釋放緩沖區(qū)所促成的。

圖1輸入端口設(shè)計圖bRAM仲裁器：輸入端口還包含了控制邏輯作出的仲裁決定。當(dāng)選擇一個非空的bRAM時，簡單的Round-robin的方式仲裁算法將會啟用。當(dāng)選擇bRAM時，F(xiàn)SM將會送出頭部flit，解碼出它的目的地址，并發(fā)送相應(yīng)的要求。在所設(shè)計的路由器中采用XY路由算法將大大簡化了解碼器的邏輯結(jié)構(gòu)。根據(jù)XY路由算法的通行路徑許可，即將釋放的請求線將會減少。頭譯碼器：在XY路由算法中，