淺析FPGA的基本結(jié)構(gòu)_第1頁
淺析FPGA的基本結(jié)構(gòu)_第2頁
淺析FPGA的基本結(jié)構(gòu)_第3頁
全文預(yù)覽已結(jié)束

付費(fèi)下載

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

淺析FPGA的基本結(jié)構(gòu)談起FPGA的結(jié)構(gòu)，通常人們是這樣認(rèn)為的：FPGA的基本結(jié)構(gòu)是由大量的相對較小的可編程邏輯塊“島”鑲嵌在可編程互連的“?！崩锩鏄?gòu)成的。初看起來感覺有點(diǎn)云里霧里，仔細(xì)琢磨一下，文藝范的表達(dá)確實(shí)是那么回事：目前市場上90%以上的FPGA來自于xilinx和altera這兩家巨頭，而這兩家FPGA的實(shí)現(xiàn)技術(shù)都是基于SRAM的可編程技術(shù)，F(xiàn)PGA內(nèi)部結(jié)構(gòu)基本一致，所以本文僅以xilinx的7系列FPGA介紹。CLB是xilinxFPGA基本邏輯單元，每個(gè)CLB包含兩個(gè)slices，每個(gè)slices由4個(gè)6輸入LUT（查找表）和8個(gè)D觸發(fā)器組成。同一CLB中的兩片slices沒有直接的線路連接，分屬于兩個(gè)不同的列。每列擁有獨(dú)立的快速進(jìn)位鏈資源。讓我們來看看基本邏輯單元CLB的結(jié)構(gòu)，如圖1所示列出了4個(gè)CLB：圖1：CLB結(jié)構(gòu)整個(gè)FPGA內(nèi)部的基本結(jié)構(gòu)就是由成千上萬個(gè)這樣的CLB組成的，CLB與CLB之間存在大量的信號互連線，作為數(shù)據(jù)流動的通道。開篇說的“島”就是CLB，“海”就是信號互連線。當(dāng)然，這只是最基本的FPGA結(jié)構(gòu)，實(shí)際的FPGA內(nèi)部“大海”里還得鑲嵌其它的“明珠”才能正常工作，比如時(shí)鐘模塊、存儲器、網(wǎng)絡(luò)模塊、收發(fā)器模塊等等，“明珠”數(shù)量越多，F(xiàn)PGA功能就越豐富、當(dāng)然價(jià)格也越貴。那么，大家可能有疑惑，CLB怎么就能實(shí)現(xiàn)復(fù)雜的數(shù)字邏輯功能呢？別忘了上文交代了1個(gè)CLB包含2個(gè)Slice，每個(gè)Slice又由4個(gè)6輸入LUT、8個(gè)D觸發(fā)器以及多個(gè)MUX組成。簡單來說，LUT是查找表，可以實(shí)現(xiàn)數(shù)字邏輯中的組合邏輯功能，比如C=A+B；D觸發(fā)器則實(shí)現(xiàn)時(shí)序邏輯功能；MUX則增強(qiáng)Slice內(nèi)部信號流通的靈活性。也就是說1個(gè)Slice內(nèi)部就可以靈活的實(shí)現(xiàn)組合邏輯和時(shí)序邏輯，那么1個(gè)CLB（等于

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論