淺析FPGA的基本結構_第1頁
淺析FPGA的基本結構_第2頁
淺析FPGA的基本結構_第3頁
全文預覽已結束

付費下載

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

淺析FPGA的基本結構談起FPGA的結構，通常人們是這樣認為的：FPGA的基本結構是由大量的相對較小的可編程邏輯塊“島”鑲嵌在可編程互連的“?！崩锩鏄嫵傻?。初看起來感覺有點云里霧里，仔細琢磨一下，文藝范的表達確實是那么回事：目前市場上90%以上的FPGA來自于xilinx和altera這兩家巨頭，而這兩家FPGA的實現技術都是基于SRAM的可編程技術，FPGA內部結構基本一致，所以本文僅以xilinx的7系列FPGA介紹。CLB是xilinxFPGA基本邏輯單元，每個CLB包含兩個slices，每個slices由4個6輸入LUT（查找表）和8個D觸發(fā)器組成。同一CLB中的兩片slices沒有直接的線路連接，分屬于兩個不同的列。每列擁有獨立的快速進位鏈資源。讓我們來看看基本邏輯單元CLB的結構，如圖1所示列出了4個CLB：圖1：CLB結構整個FPGA內部的基本結構就是由成千上萬個這樣的CLB組成的，CLB與CLB之間存在大量的信號互連線，作為數據流動的通道。開篇說的“島”就是CLB，“?！本褪切盘柣ミB線。當然，這只是最基本的FPGA結構，實際的FPGA內部“大海”里還得鑲嵌其它的“明珠”才能正常工作，比如時鐘模塊、存儲器、網絡模塊、收發(fā)器模塊等等，“明珠”數量越多，FPGA功能就越豐富、當然價格也越貴。那么，大家可能有疑惑，CLB怎么就能實現復雜的數字邏輯功能呢？別忘了上文交代了1個CLB包含2個Slice，每個Slice又由4個6輸入LUT、8個D觸發(fā)器以及多個MUX組成。簡單來說，LUT是查找表，可以實現數字邏輯中的組合邏輯功能，比如C=A+B；D觸發(fā)器則實現時序邏輯功能；MUX則增強Slice內部信號流通的靈活性。也就是說1個Slice內部就可以靈活的實現組合邏輯和時序邏輯，那么1個CLB（等于

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論