5G無線技術(shù)讓您隨時隨地暢連無阻

5G無線技術(shù)讓您隨時隨地暢連無阻隨著5G通信市場初現(xiàn)端倪，無線設(shè)備制造商轉(zhuǎn)向使用基于賽靈思FPGA的仿真系統(tǒng)。正當(dāng)無線運營商為提高盈利水平而爭先恐后向消費者提供新業(yè)務(wù)、新設(shè)備，增加帶寬和業(yè)務(wù)方案之際，基礎(chǔ)設(shè)施企業(yè)也在競相把構(gòu)成新一代無線通信基礎(chǔ)的5G設(shè)備投入實用。為將這種5G無線基礎(chǔ)設(shè)施變?yōu)楝F(xiàn)實，近期被國家儀器收購的BEEcube公司利用靈思FPGA和Zynq?-7000AllProgrammableSoC為5G設(shè)備制造商提供新的仿真系統(tǒng)和移動手持終端仿真器。BEE7及nanoBEE正在提升設(shè)計團隊的創(chuàng)新力和生產(chǎn)力，這樣他們就能領(lǐng)先競爭對手把5G技術(shù)投放市場。在詳細(xì)介紹BEEcube基于FPGA的新款產(chǎn)品之前，我們先簡單介紹一下無線通信行業(yè)對5G市場的愿景和該市場面臨的技術(shù)挑戰(zhàn)。5G愿景

構(gòu)建無線行業(yè)未來的關(guān)鍵部分就是5G無線網(wǎng)絡(luò)的大規(guī)模部署。5G的首要目標(biāo)旨在支持千倍容量增長，支撐至少1000億臺設(shè)備的連接需求，為單個用戶提供10Gbps數(shù)據(jù)速率。此外,這些新網(wǎng)絡(luò)能夠在人、機器和設(shè)備之間提供大規(guī)模低時延連接。5G網(wǎng)絡(luò)有望從2020年開始部署。通過演進(jìn)LTE和Wi-Fi等現(xiàn)有無線射頻接入技術(shù)，并結(jié)合全新技術(shù)可打造出5G無線接入技術(shù)。雖然業(yè)內(nèi)已設(shè)定5G的最終目標(biāo)，但究竟如何實現(xiàn)這些目標(biāo)是一個需要投入數(shù)十億美元才能解決的問題。世界各地的眾多企業(yè)都正在開發(fā)5G基礎(chǔ)設(shè)施設(shè)備以及通過5G進(jìn)行通信的大量先進(jìn)設(shè)備。5G的詳細(xì)技術(shù)方案雖然尚未確定，但有幾件事是很明確的。未來的無線系統(tǒng)將利用通過大規(guī)模MIMO提供的空間分集，以及波束成形和相關(guān)技術(shù)，更高效地發(fā)揮現(xiàn)有帶寬的作用。新分配的頻譜將專門用于蜂窩通信，增大整體信道容量。通過載波聚合技術(shù)和新頻帶，將實現(xiàn)更高的用戶吞吐量。城市蜂窩站點的密度將增大，同時功耗要求將降低，給定區(qū)域的頻譜利用率也將顯著提高。核心網(wǎng)絡(luò)將增加云在數(shù)據(jù)和控制方面的用途。由于5G標(biāo)準(zhǔn)尚未制定，如果企業(yè)能使用擁有海量I/O且計算功能強大的FPGA平臺來演示正常運行的“無線”系統(tǒng)，將有助于讓其思路和規(guī)格為國際標(biāo)準(zhǔn)組織所采用。這些平臺能實現(xiàn)快速原型設(shè)計，便于在現(xiàn)場使用真實數(shù)據(jù)測試算法并連續(xù)運行數(shù)天或數(shù)周。理想的無線基礎(chǔ)設(shè)施原型設(shè)計平臺

沒有單個平臺能夠滿足對5G原型設(shè)計的全部要求。但已經(jīng)能夠明確關(guān)鍵要求。數(shù)據(jù)吞吐量提升1,000倍會給所有5G通信硬件帶來壓力。所有原型平臺的容量密度必須能夠擴展到數(shù)十TBps，接入數(shù)百條光纖，并支持?jǐn)?shù)十GS的RF模擬數(shù)據(jù)。實現(xiàn)大規(guī)模MIMO中使用的眾多天線與扇區(qū)上的高階調(diào)制方案所需的DSP處理能力極高。需要數(shù)萬個乘法累加器(MAC)單元。隨著新型通信系統(tǒng)日趨復(fù)雜，除最大型OEM廠商外，不是所有的OEM廠商都能保有其全部IP。擁有包括大規(guī)模MIMO、CPRI、多波形和LTE-Advanced協(xié)議棧在內(nèi)的豐富IP集可以顯著加速開發(fā)進(jìn)程（見側(cè)邊欄）。全球各地的運營商都在努力把盡量多的處理推送到云端。這一努力可充分利用數(shù)據(jù)中心的規(guī)模效益，而且通過這樣做，可以降低每次調(diào)用的處理成本。高效連接至云端需要10GE、40GE或PCIe?接口。編程模型必須支持現(xiàn)有的主要C語言、C語言轉(zhuǎn)邏輯門、VHDL、Verilog設(shè)計流程和各種高級建模環(huán)境（LabVIEW和MATLAB?/Simulink?屬于兩種最常見的）。在時鐘方面，為了保持高信息密度的寬帶無線信號的完整性，該硬件必須能夠從CPRI或同步以太網(wǎng)提取嵌入式時鐘，同時還能夠清除時鐘，并在高達(dá)6GHZ的ADC采樣頻率下使設(shè)備的機架保持時鐘抖動低于300fs。為應(yīng)對這些挑戰(zhàn)，BEEcube已開發(fā)出一個名為BEE7的功能強勁的新型仿真平臺。該平臺可充分發(fā)揮賽靈思Virtex?-7FPGA的業(yè)界一流特性。BEE7平臺架構(gòu)

BEE7平臺是BEEcube全新設(shè)計的，用來滿足上述新一代通信系統(tǒng)要求的高端架構(gòu)。下面我們將詳細(xì)介紹BEE7，并了解如何用一個平臺解決5G原型設(shè)計問題。在開發(fā)高級無線原型設(shè)計架構(gòu)時，您所面臨的一個最大挑戰(zhàn)就是連接。需要快速高效傳輸?shù)臄?shù)據(jù)量極為龐大。BEE7原型設(shè)計系統(tǒng)的核心是賽靈思XC7VX690T。該器件將80個串行收發(fā)器和3,600個DSPSlice結(jié)合在一起，讓690T成為高級無線應(yīng)用的世界一流引擎（對原型和對早期現(xiàn)場試用均是如此）。圖1是BEE7刀片。注意：ATCA板型通常用于電信行業(yè)。這樣便于把BEE7用于現(xiàn)有的基站箱中，供現(xiàn)場試用。四個690TFPGA采用圖2所示的方式連接。四個FMC插槽把每個FPGA都連接到一個高性能模擬卡上，支持5.6Gsps的采樣率?？?cè)萘繛?4GB的DDR3存儲器既可用來采集數(shù)據(jù)，也能用作廣播數(shù)據(jù)的緩沖器。該存儲器在原型設(shè)計的初期階段極為有用。設(shè)計團隊可使用國家儀器的LabVIEW或TheMathworks的MATLAB來創(chuàng)建仿真向量，然后將它們下載到系統(tǒng)存儲器中以供回放，或是對采集的數(shù)據(jù)進(jìn)行詳細(xì)分析。

圖1：ATCA機架上的BEE7刀片，用于要求最嚴(yán)苛的5G無線應(yīng)用（包括C-RAN、大規(guī)模MIMO和毫米波）的原型設(shè)計和現(xiàn)場測試。690T器件中串行收發(fā)器的額定傳輸速率為13.1Gbps。電信中使用的許多標(biāo)準(zhǔn)都以10Gpbs為中心，比如10千兆位以太網(wǎng)和CPRI（接口速率：8），這也是我們在BEE7中使用的性能指標(biāo)。這樣每個FPGA都能提供800Gbps的連接速率，具體分配如圖2所示。

圖2：本BEE7互聯(lián)架構(gòu)圖顯示了10Gbps通道的數(shù)量。每FPGA總串行收發(fā)器連接速率為800Gbps。下面我們介紹BEE7原型設(shè)計環(huán)境的具體方面和設(shè)計過程中需要做出的部分利弊權(quán)衡和設(shè)計決策。點對點連接

BEE7架構(gòu)的目標(biāo)之一是提供盡可能低的數(shù)據(jù)流時延和有保證的流吞吐量。使用共享總線架構(gòu)根本無法實現(xiàn)這些目標(biāo)，因為總線上的不同客戶會在任何給定時間連接到總線上，增大時延，并干擾其他用戶使用的真正流環(huán)境。因此，BEE7使用點對點連接模型來取而代之。高速串行解串器是BEE7環(huán)境中數(shù)據(jù)傳輸?shù)墓歉伞Ｍㄟ^精心調(diào)試PCB走線寬度、介電材料厚度、通孔布局和尺寸，可提供點對點100歐姆傳輸線，從而確保最佳性能和信號完整性。在許多情況下，高性能走線埋設(shè)在內(nèi)層板中，以降低EMI輻射，同時更容易通過CE認(rèn)證或FCC審批。從BEE7刀片到其他設(shè)備（包括其他BEE7刀片）的連接可分為三個類別：短于三米、超過300米和居于其間。對短于三米的鏈接，可以使用銅纜連接，而且這肯定是成本最低的替代方案。使用SFP+或QSFP連接器加上短跳線電纜，就可以在BEE7環(huán)境中使用，而且推薦用一個設(shè)備機架中的刀片對刀片通信。對長至300米的較長距離，短距光通信可提供性價比最高的替代方案。BEE7內(nèi)置有短距光學(xué)模塊。圖2所示的是每個FPGA有12條串行解串器通道連接到模塊間光收發(fā)器(iMOT)。這些接口都布置在BEE7刀片的正面，用于通過通用公共無線接口(CPRI)直接與旁邊的遠(yuǎn)端射頻單元(RRH)相連。較長距離則需要特殊的長距光收發(fā)器。這種收發(fā)器無需使用中繼器即可傳輸長達(dá)40公里的距離。這些收發(fā)器可以方便地插入后端轉(zhuǎn)換模塊(RTM)的SFP+和QSFP連接器中，用于距離BEE7超過300米的RRH。從RTM到BEE7ATCA刀片的總連接速率為640Gbps；從前端iMOT連接器到BEE7ATCA刀片的總連接速率為480Gbps。如果不需要模擬I/O，使用合適的FMC卡就可額外提供320Gbps。在設(shè)計串行解串器時通常遇到的挑戰(zhàn)包括如何解決延遲、校準(zhǔn)和計時等問題。BEEcube的BPS軟件能夠在啟動時進(jìn)行自動校準(zhǔn)，且抽象掉串行解串器的大部分底層細(xì)節(jié)。這樣設(shè)計BEEcube中的串行解串器相對簡單直觀，因為每個多千兆位收發(fā)器(MGT)的延遲特性均類似FIFO。計時問題

在分布式系統(tǒng)中，如果讓時鐘和數(shù)據(jù)分開傳輸，將很難進(jìn)行長距離傳輸。CPRI等標(biāo)準(zhǔn)是無線領(lǐng)域中從遠(yuǎn)程射頻單元向基帶處理單元傳輸數(shù)據(jù)的規(guī)范?；謴?fù)的嵌入式時鐘（例如在CPRI中）一般具有低劣的相噪特性。BEE7基于PLL的特殊電路能將這種相噪降至300fs以下。這些時鐘相乘即可生成GHz級采樣時鐘，同時將相噪保持在300fs以下。靈活的時鐘可分配給模擬FMC卡（對采樣時鐘最為關(guān)鍵）和FPGA。RF考量因素

高達(dá)6GHz的直接RF采樣和綜合長期以來一直是軟件定義無線的發(fā)展目標(biāo)，但直到最近高速DAC和ADC的問世，它們才得以現(xiàn)實。BEEcube已經(jīng)開發(fā)出一個模塊架構(gòu)，可通過連接到主板的FMC卡支持高性能模擬接口。目前采樣速率高達(dá)5.6Gsps的模塊現(xiàn)已開始供貨，利用該模塊可直接綜合2GHz頻譜或?qū)ζ鋽?shù)字化并在該模塊和FPGA主板間往返傳輸，以滿足調(diào)制/解調(diào)及其它處理要求。該模擬FMC卡支持第一和第二奈奎斯特域，因此用戶可以核驗低于2GHz的整個頻譜，或是更高頻率范圍內(nèi)的2GHz頻譜塊。高速DAC和ADC極難有效地集成到現(xiàn)實系統(tǒng)中。它們采用交錯布局以實現(xiàn)最高性能，同時要求極為穩(wěn)定的時鐘，時鐘抖動應(yīng)低于500fs。在使用307.2MHz基準(zhǔn)時鐘的情況下，當(dāng)測得的相噪分布在100Hz到10MHz范圍內(nèi)時，BEE7平臺提供的典型時鐘抖動不足300fs。這些DAC和ADC也需要特殊的訓(xùn)練序列，在向高速器件推送數(shù)據(jù)或從高速器件拉取數(shù)據(jù)時，需要把數(shù)據(jù)選通信號的相位設(shè)置為最大數(shù)據(jù)完整性。BEEcube的平臺能在開發(fā)板第一次啟動時完成所有的訓(xùn)練序列。因此開發(fā)人員無需關(guān)注這些底層細(xì)節(jié)，從而實現(xiàn)“開箱即用”操作。設(shè)計流程和IP

C/C++、MATLAB、VHDL、Verilog、LabVIEW和Simulink在新一代5G設(shè)計的開發(fā)中均發(fā)揮一定的作用。BEEcube平臺一直具有設(shè)計工具

無關(guān)性，便于設(shè)計人員使用自己偏好的任何設(shè)計流程。當(dāng)所有基礎(chǔ)問題都從工具流角度入手解決時，重點迅速轉(zhuǎn)向IP。BEEcube為構(gòu)建高性能通信設(shè)計提供眾多必要的底層接口。在賽靈思支持CRPI和PCIe的同時，BEEcube提供10Gb和1Gb以太網(wǎng)內(nèi)核，并結(jié)合用于實現(xiàn)FPGA間內(nèi)部通信的賽靈思Aurora內(nèi)核同步版。此外，提供到板載DDR存儲器的接口以及標(biāo)準(zhǔn)FIFO和BlockRAM接口。高級IP模塊是加快設(shè)計流程的有力途徑。側(cè)邊欄對此進(jìn)行了詳細(xì)探討。NANOBEE--用戶設(shè)備解決方案

BEE7可提供基礎(chǔ)設(shè)施解決方案所需的大規(guī)模連接和DSP處理能力。有沒有一種工具可以仿真手持終端，或行業(yè)術(shù)語說的用戶設(shè)備(UE)？手持終端需要適中的DSP處理能力和互聯(lián)，很有可能在移動測試中使用電池運行，擁有高度集成的MAC并內(nèi)置較高層協(xié)議處理能力。5G用戶設(shè)備的物理層必須高度靈活，對任何典型的處理器架構(gòu)而言都極具挑戰(zhàn)性，但對Zynq7100器件中的2,020個DSPSlice來說，實現(xiàn)物理層非常簡單直觀。在Zynq7100SoC中實現(xiàn)10Gbps的用戶設(shè)備連接也比較簡單直觀。Zynq系列中的兩個A9ARM?內(nèi)核使其理想適用于用戶設(shè)備仿真器。這兩個內(nèi)核可實現(xiàn)MAC和較高的協(xié)議層。大部分現(xiàn)有移動電話都使用ARM處理器，因此企業(yè)能夠把大量現(xiàn)有的代碼庫重復(fù)用于較高層處理。ARM內(nèi)核和可編程架構(gòu)的緊密集成，可保持低時延并提升性能。將ZynqSoC及其他nanoBEE硬件的功耗保持在5w以下，這意味著您可以用電池組為產(chǎn)品供電，對測試用戶設(shè)備仿真器來說絕對是利好。nanoBEE使用相同的功率放大器、同向雙工器、輸入濾波器和其他信號鏈元件來提供能在大多數(shù)LTE-A頻帶上以及在無許可的2.4GH和5GHz頻帶上工作，同時符合3GPP協(xié)議標(biāo)準(zhǔn)的用戶設(shè)備仿真器。圖3所示的nanoBEE從概念到產(chǎn)品推出，總共用時不到18個月。圖3：nanoBEE是設(shè)計用于加快新一代無線產(chǎn)品開發(fā)進(jìn)程的終端仿真系統(tǒng)。展望五年之后

眾多5G技術(shù)挑戰(zhàn)賽正在如火如荼進(jìn)行中。我們距離商用還有五年時間，但隨著標(biāo)準(zhǔn)逐漸固定，許多企業(yè)需要對這些新興算法和應(yīng)用進(jìn)行原型設(shè)計。將賽靈思FPGA和ZynqSoC器件與BEEtube等公司提供的商用5G原型設(shè)計平臺相結(jié)合，相比采用定制原型設(shè)計平臺進(jìn)行開發(fā)，可節(jié)省大量開發(fā)時間。這些工具便于系統(tǒng)架構(gòu)師和設(shè)計人員集中精力尋找最佳架構(gòu)與算法，而不是把精力放在設(shè)計平臺的架構(gòu)設(shè)計工作上。這些工具也便于電信運營商加快早期試用，獲得對新系統(tǒng)、算法和網(wǎng)絡(luò)架構(gòu)的經(jīng)驗。根據(jù)我們對2020年5G廣泛部署的展望，很有可能大多數(shù)OEM廠商屆時會銷售基于賽靈思FPGA和AllProgrammableSoC的生產(chǎn)設(shè)備。5G物理層的硬件復(fù)雜性很難保證ASIC實現(xiàn)方案不存在硬件缺陷，能足夠靈活地滿足不斷發(fā)展變化的標(biāo)準(zhǔn)。讓硬件“軟化”是最聰明的OEM廠商的明智選擇。如需進(jìn)一步了解BEEcube的解決方案（和其母公司國家儀器的解決方案），歡迎參加8月3日到6日在德州奧斯汀舉辦的國家儀器周活動：。IP：加速5G開發(fā)之路

5G無線標(biāo)準(zhǔn)化進(jìn)程蜿蜒曲折，任何想要全新開發(fā)5G的企業(yè)都需要投入大量資金。企業(yè)可以與已經(jīng)擁有豐富的必備IP的廠商合作，以加速5G開發(fā)工作。什么類型的IP可以加快這方面的工作呢？在最基本的層面，10G