基于FPGA可實(shí)現(xiàn)的跳頻MSK信號(hào)實(shí)時(shí)截獲和識(shí)別的設(shè)計(jì)方案

基于FPGA可實(shí)現(xiàn)的跳頻MSK信號(hào)實(shí)時(shí)截獲和識(shí)別的設(shè)計(jì)方案采用MSK調(diào)制的跳頻通信具有主瓣能量集中、旁瓣衰落滾降快、頻譜利用率高和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，在軍事通信中應(yīng)用廣泛。如美軍現(xiàn)役的聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)采用的通信信號(hào)，工作帶寬969~1206MHz，跳頻速率為70000多跳/s，單個(gè)頻點(diǎn)駐留時(shí)間約為13s，信號(hào)持續(xù)時(shí)間*s，總共有51個(gè)間隔為3MHz的信道，碼速率為5MHz。已知在該工作頻段內(nèi)主要還存在單頻、窄帶調(diào)幅和線性調(diào)頻等信號(hào)。為了準(zhǔn)確截獲并識(shí)別目標(biāo)信號(hào)，針對(duì)此信號(hào)環(huán)境設(shè)計(jì)了一種MSK信號(hào)檢測(cè)識(shí)別方法，并使用FPGA進(jìn)行了設(shè)計(jì)實(shí)現(xiàn)。1

算法設(shè)計(jì)1.1

寬帶跳頻信號(hào)實(shí)時(shí)檢測(cè)算法

用現(xiàn)代技術(shù)來實(shí)現(xiàn)寬帶數(shù)字化接收的一個(gè)實(shí)用的方法是通過信道化技術(shù)，實(shí)現(xiàn)信道化通常的方法是采用快速傅里葉變換（FFT）。利用FFT技術(shù)比用單個(gè)濾波器設(shè)計(jì)法更容易實(shí)現(xiàn)，因?yàn)镕FT所需要的運(yùn)算量更少。

某個(gè)由FFT運(yùn)算輸出的頻率分量，可以看成輸入信號(hào)與某個(gè)脈沖函數(shù)的卷積。因此可以把FFT的每個(gè)輸出看成濾波器的脈沖響應(yīng)函數(shù)與輸入信號(hào)的卷積。為了處理一個(gè)連續(xù)的輸入信號(hào)。必須在不同時(shí)刻對(duì)各段數(shù)據(jù)進(jìn)行FFT處理。通常，起始點(diǎn)記為n=0，數(shù)據(jù)段可以滑動(dòng)M點(diǎn)，相應(yīng)的FFT可以寫成：數(shù)據(jù)重疊點(diǎn)數(shù)決定了時(shí)間分辨率和處理的最短脈寬，數(shù)據(jù)重疊率越高，則時(shí)間分辨率越高。

本設(shè)計(jì)中使用STFT的方法實(shí)現(xiàn)一個(gè)粗測(cè)頻引導(dǎo)數(shù)字接收機(jī)，為覆蓋整個(gè)跳頻帶寬，采用700MHz采樣率對(duì)目標(biāo)信號(hào)進(jìn)行采樣，粗測(cè)頻引導(dǎo)精度在1MHz以內(nèi)，因此FFT長(zhǎng)度選擇為1024點(diǎn)，數(shù)據(jù)重疊率50%，保證時(shí)間分辨率在1s之內(nèi)。

利用粗測(cè)頻接收單元的檢測(cè)結(jié)果去引導(dǎo)一個(gè)精測(cè)單元，可以對(duì)目標(biāo)信號(hào)進(jìn)行更為精確的測(cè)量和識(shí)別。精測(cè)單元采用數(shù)字正交下變頻的實(shí)現(xiàn)方法，數(shù)字本振頻率隨粗測(cè)引導(dǎo)結(jié)果而設(shè)置，變頻后的帶寬依據(jù)目標(biāo)信號(hào)而確定。

1.2

MSK信號(hào)識(shí)別算法

MSK信號(hào)可以寫成：

可知，MSK信號(hào)經(jīng)過平方運(yùn)算后，含有2fL和2fH兩個(gè)離散頻率分量，反映在FFT幅度譜上，在這2個(gè)頻點(diǎn)上存在2個(gè)明顯的譜峰，2個(gè)譜峰的距離為1個(gè)碼元速率，并且距離2倍載頻處均為碼元速率的一半。這些特征是此頻段內(nèi)其他信號(hào)不具備的，可以根據(jù)這些特征對(duì)MSK進(jìn)行有效的識(shí)別。因此，將經(jīng)過正交下變頻的信號(hào)進(jìn)行平方運(yùn)算，確定信號(hào)出現(xiàn)后對(duì)其平方的結(jié)果進(jìn)行FFT處理計(jì)算幅度譜，再對(duì)譜峰點(diǎn)進(jìn)行分析即可完成MSK信號(hào)的識(shí)別。2

算法的FPGA實(shí)現(xiàn)2.1

算法實(shí)現(xiàn)

跳頻MSK信號(hào)檢測(cè)識(shí)別的實(shí)現(xiàn)框圖如圖1所示，采用FPGA實(shí)現(xiàn)，包括短時(shí)傅里葉變換（STFT）粗測(cè)頻引導(dǎo)、數(shù)字正交下變頻、平方運(yùn)算和幅度譜分析等主要模塊。STFT粗測(cè)頻引導(dǎo)在寬帶條件下進(jìn)行實(shí)時(shí)的信號(hào)檢測(cè)和頻率粗測(cè)，測(cè)量的結(jié)果引導(dǎo)數(shù)字正交下變頻模塊，對(duì)信號(hào)進(jìn)行變頻、濾波和抽取，得到低采樣速率的零中頻數(shù)據(jù)，平方運(yùn)算模塊對(duì)零中頻數(shù)據(jù)進(jìn)行平方處理，在確定存在信號(hào)后，對(duì)平方運(yùn)算模塊的輸出進(jìn)行FFT運(yùn)算得到信號(hào)的幅度譜，通過幅度譜分析模塊得到最終的識(shí)別結(jié)果。

2.2

高速STFT實(shí)現(xiàn)

為了覆蓋整個(gè)跳頻帶寬，中頻信號(hào)的采樣率設(shè)為700MHz，而FPGA無法直接處理這樣高速率的數(shù)據(jù)，因此需要采用多路并行處理，即將中頻采樣信號(hào)分成4路，每路175MHz，這使得在FPGA中運(yùn)算成為可能。相應(yīng)的FFT運(yùn)算也需要多個(gè)運(yùn)算模塊并行處理，這樣的代價(jià)便是增加了硬件資源消耗。數(shù)據(jù)接收及FFT處理的實(shí)現(xiàn)框圖如圖2所示。

要實(shí)現(xiàn)50%的數(shù)據(jù)重疊處理，需要2個(gè)圖2所示的模塊，這樣粗測(cè)頻引導(dǎo)模塊就需要8個(gè)1024點(diǎn)FFT運(yùn)算單元，在FPGA中使用FFT的IP核實(shí)現(xiàn)。

完成FFT處理后需要進(jìn)行幅度譜計(jì)算和譜峰提取，通過對(duì)譜峰的能量檢測(cè)進(jìn)行是否存在信號(hào)的判斷，并根據(jù)譜峰位置得到粗測(cè)頻結(jié)果，以此引導(dǎo)正交下變頻模塊。

2.3

數(shù)字正交下變頻的實(shí)現(xiàn)

數(shù)字正交下變頻模塊根據(jù)前面得到的引導(dǎo)信息，設(shè)置合適的數(shù)字本振頻率值，將信號(hào)搬移到零中頻，并對(duì)信號(hào)進(jìn)行低通濾波和抽取，得到低采樣率的零中頻數(shù)據(jù)，以方便后續(xù)處理。數(shù)字正交下變頻采用基于多相抽取濾波器的多路并行結(jié)構(gòu)，實(shí)現(xiàn)如圖3所示。

2.4

信號(hào)識(shí)別的實(shí)現(xiàn)

信號(hào)識(shí)別的主要模塊是平方運(yùn)算和信號(hào)的幅度譜分析。為了體現(xiàn)MSK信號(hào)的特征，對(duì)經(jīng)過正交下變頻得到的數(shù)據(jù)進(jìn)行平方運(yùn)算。如果直接對(duì)數(shù)據(jù)進(jìn)行常規(guī)的平方處理，結(jié)果會(huì)產(chǎn)生零頻分量，對(duì)后續(xù)處理造成不利影響。為了消除這種影響，需要將正交的復(fù)數(shù)據(jù)進(jìn)行坐標(biāo)變換，轉(zhuǎn)變成幅度和相位的表示形式。這樣再進(jìn)行平方運(yùn)算時(shí)，保持幅度值不變，相位值變成原來的2倍并經(jīng)過相位解卷繞處理，最后再經(jīng)過坐標(biāo)反變換，得到經(jīng)過平方運(yùn)算的復(fù)數(shù)據(jù)。

坐標(biāo)變換可采用計(jì)算器（CORDIC）運(yùn)算IP核實(shí)現(xiàn)，有利于節(jié)省硬件資源，提高運(yùn)算效率。

幅度譜分析模塊通過粗測(cè)頻引導(dǎo)確定信號(hào)到來，對(duì)經(jīng)過平方運(yùn)算的零中頻數(shù)據(jù)進(jìn)行FFT處理，得到信號(hào)的幅度譜。進(jìn)行譜分析時(shí)按照如下步驟：

①提取過檢測(cè)門限的譜峰點(diǎn)；

②確定最大譜峰的位置；

③確定距離最大譜峰位置左右5MHz處是否存在與最大譜峰值相差不大的譜峰；

④檢測(cè)2個(gè)譜峰連線的中點(diǎn)位置是否是2倍的有效信道載頻頻點(diǎn)。

經(jīng)過以上步驟，完成了MSK信號(hào)的識(shí)別。3

試驗(yàn)結(jié)果為了驗(yàn)證算法實(shí)現(xiàn)是否能正確截獲并識(shí)別MSK目標(biāo)信號(hào)，使用泰克公司的任意信號(hào)發(fā)生器AWG7122B模擬產(chǎn)生了目標(biāo)信號(hào)環(huán)境，并使用硬件平臺(tái)進(jìn)行了接收測(cè)試，為了便于觀察計(jì)算結(jié)果，使用Xilinx公司的在線邏輯分析儀軟件ChipScope截取了FPGA內(nèi)部的運(yùn)算數(shù)據(jù)和結(jié)果。

使用任意信號(hào)發(fā)生共設(shè)置了3個(gè)信號(hào)，

信號(hào)1參數(shù)如下：

信號(hào)形式：脈沖；

信號(hào)時(shí)長(zhǎng)：*s;

信號(hào)間隔：13s;

脈內(nèi)調(diào)制：MSK;

碼元速率：5MHz;

信號(hào)2的參數(shù)如下：

信號(hào)形式：?jiǎn)晤l脈沖；

信號(hào)時(shí)長(zhǎng)：5s;

信號(hào)間隔：50s;

信號(hào)3的參數(shù)如下：

信號(hào)形式：脈沖；

信號(hào)時(shí)長(zhǎng)：8s；

信號(hào)間隔：300s；

脈內(nèi)調(diào)制：線性調(diào)頻；

帶寬：1MHz。

其中MSK信號(hào)設(shè)置為脈沖間頻率跳變，跳頻點(diǎn)3個(gè)，間隔30MHz,單頻脈沖信號(hào)跳頻點(diǎn)6個(gè)，間隔10MHz,線性調(diào)頻信號(hào)載頻固定。

在FPGA中經(jīng)過相應(yīng)處理得到3種信號(hào)的譜分析結(jié)果，應(yīng)用ChipScope軟件可在線獲得FPGA內(nèi)部數(shù)據(jù)，將數(shù)據(jù)導(dǎo)入MATLAB處理后得到3種信號(hào)的幅度譜圖，如圖4、圖5和圖6所示。

試驗(yàn)結(jié)