門電路邏輯功能及測試實驗報告_第1頁
門電路邏輯功能及測試實驗報告_第2頁
門電路邏輯功能及測試實驗報告_第3頁
門電路邏輯功能及測試實驗報告_第4頁
門電路邏輯功能及測試實驗報告_第5頁
已閱讀5頁,還剩3頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

文檔文檔試驗報告一、試驗?zāi)康?、生疏門電路規(guī)律功能。2、生疏數(shù)字電路試驗箱及示波器使用方法。二、試驗儀器1、示波器;2、試驗用元器件:74LS00二輸入端四與非門2片74LS20四輸入端雙與非門1片74LS86二輸入端四異或門1片74LS04六反相器1片三、試驗內(nèi)容及結(jié)果分析1、測試門電路規(guī)律功能⑴選用雙四輸入與非門74LS20一只,插入面包板〔留意集成電路應(yīng)擺正放平〕,按圖1.1接線,輸入端接S1~S4(試驗箱左下角的規(guī)律電平開關(guān)的輸出插口),輸出端接試驗箱上方的LED電平指示二極管輸入插口D1~D8中的任意一個。⑵將規(guī)律電平開關(guān)按表1.1狀態(tài)轉(zhuǎn)換,測出輸出規(guī)律狀態(tài)值及電壓值填表。①試驗電路如右圖所示:②試驗結(jié)果:表1.11輸2入34Y輸出電壓〔V〕111100011114.141001114.140000114.139000014.140各引腳電平輸出Va/VVb/VVc/VVd/V電壓〔V〕5.0045.0035.0035.003005.0035.0035.0034.141005.0025.0024.1400005.0024.13900004.140③結(jié)果分析:74LS20是雙四輸入與非門,其規(guī)律表達式為:Y=ABCD。設(shè)置如表1.1的輸入,所得結(jié)果如表1.1所示。通過此電路,測試了與非門電路的規(guī)律功能為:只有當(dāng)四個全為1時,輸出為0;只要有一個不為1,輸出為1。2、規(guī)律電路的規(guī)律關(guān)系⑴用74LS00雙輸入四與非門電路,按圖1.2、圖1.3接線,將輸入輸出規(guī)律關(guān)系分別填入表1.2,表1.3中。⑵寫出兩個電路的規(guī)律表達式。文檔文檔文檔圖1.2的規(guī)律表達式:Y=〔A+B〕〔A+B〕圖1.3的規(guī)律表達式:Z=AB Y=(A+B〕〔A+B〕①試驗電路如以下圖:②試驗結(jié)果如下表所示:表1.2 表1.3000000.1840113.8041013.7841100.181ABYY電壓/VZZ電壓/V0000.17600.1530112.57700.1541013.57200.1541100.39014.161輸入輸出輸入輸入輸出輸入輸出ABY電壓/V經(jīng)分析,上述兩電路圖的規(guī)律表達式如上所示。按表格1.2、1.3輸入信號,得到如上圖所示的結(jié)果,驗證了規(guī)律電路的規(guī)律關(guān)系。3、利用與非門把握輸出用一片74LS00按圖1.4接線。S分別接高、低電平開關(guān),用示波器觀看S對輸出脈沖的把握作用。①電路圖如圖1.4所示。②結(jié)果如下:③結(jié)果分析:依據(jù)電路圖,可得規(guī)律表達式為:Y=SA,其功能為,當(dāng)S=1時,輸出與輸入反向,當(dāng)S=0時,輸出始終為高電平??梢酝ㄟ^該與非門把握輸出結(jié)果。4、用與非門組成其它門電路并測試驗證⑴組成或非門:用一片二輸入端四與非門組成或非門YAB,畫出電路圖,測試并填表1.4。≧1①試驗電路如以以下圖所示:≧1B L②試驗結(jié)果如表1.4所示③試驗結(jié)果分析:比照表1.4的試驗結(jié)果可知,用與非門組成其他電路,滿足規(guī)律電路的規(guī)律表達式的結(jié)果。⑵組成異或門:①將異或門表達式轉(zhuǎn)化為與非門表達式;②畫出規(guī)律電路圖;③測試并填表1.5。①試驗電路圖如下所示:1&1&392&811&12文檔文檔文檔B4B46&105②試驗結(jié)果如圖表1.5所示:表1.4輸入輸出表1.5輸入輸出ABYABY001000010011100101110110③試驗結(jié)果分析:比照表1.5的試驗結(jié)果可知,用與非門組成其他電路,滿足規(guī)律電路的規(guī)律表達式的結(jié)果。5、異或門規(guī)律功能測試⑴選二輸入四異或門電路74LS86,按圖1.5接線,輸入端1、2、4、5接電平開關(guān)輸出插口,輸出端A、B、Y接電平顯示發(fā)光二極管。⑵將電平開關(guān)按表1.6的狀態(tài)轉(zhuǎn)換,將結(jié)果填入表中。①試驗電路圖如下:②試驗結(jié)果如表格所示:輸入輸入輸出1245ABYY〔V〕00000000.3150000001001101111011014.1650000.1390114.1640000.1431100.1671111110分析試驗結(jié)果可知:異或門的規(guī)律功能為當(dāng)兩個輸入信號一樣時,輸出為0,當(dāng)兩個輸入信號不同1。四.小結(jié):①試驗中的問題:在做該試驗時,其次步試驗——規(guī)律電路的規(guī)律關(guān)系,其規(guī)律電路圖中沒有畫出接入電揮功能的。②試驗的結(jié)果與理論分析結(jié)果比較:假設(shè)不考慮誤差的存在,本次試驗的結(jié)果與理論分析結(jié)果全都。③試驗任務(wù)完成狀況:好,所以這次做的很慢。但是我們保證質(zhì)量的完成了此次試驗。⑤思考題:門電路功能正常與否的推斷:門電路功能正常與否的推斷:(1)依據(jù)門電路功能,依據(jù)輸入和輸出,列出真值表。(2)按真值表輸入電平,查看它的輸出是否符合真值表。(3)全部真值表輸入狀態(tài)時,它的輸出都是符合真值表,則門電路功能正常;否則門電路功能不正常。過?對脈沖信號有何要求?答:與非門接髙電平則其他信號可以通過,接低電平則輸出恒為0,與非門的真值表是“有0出1,全1出0”。所以一個輸入接時鐘,就是用時鐘把握與非門,當(dāng)時鐘脈沖為高電尋常,允許信號通過,為低電尋常關(guān)閉與非門。答:異或門有兩個輸入端其中一個

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論