第5章 時(shí)序邏輯電路(修改)

第5章時(shí)序邏輯電路學(xué)習(xí)要點(diǎn)時(shí)序電路的分析方法時(shí)序電路的設(shè)計(jì)方法計(jì)數(shù)器、寄存器等中規(guī)模集成電路的邏輯功能和使用方法第5章時(shí)序邏輯電路5.1概述5.2時(shí)序邏輯電路的分析方法5.4寄存器5.3計(jì)數(shù)器5.5順序脈沖發(fā)生器5.5時(shí)序邏輯電路的設(shè)計(jì)方法第二十講

時(shí)序邏輯電路

——概述及時(shí)序邏輯電路的分析方法

5.1概述5.1.1時(shí)序電路的特點(diǎn)

特點(diǎn)：時(shí)序電路在任何時(shí)刻的穩(wěn)定輸出，不僅與該時(shí)刻的輸入信號(hào)有關(guān)，而且還與電路原來的狀態(tài)有關(guān)。5.1.2時(shí)序電路邏輯功能的表示方法時(shí)序電路的邏輯功能一般可用邏輯表達(dá)式、狀態(tài)表、狀態(tài)圖、時(shí)序圖4種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。1.邏輯表達(dá)式輸出方程狀態(tài)方程激勵(lì)方程(驅(qū)動(dòng)方程)2.狀態(tài)表、狀態(tài)圖和時(shí)序圖這三種描述方法都是反映時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換全部過程的方法，它們之間可以相互轉(zhuǎn)換。3.時(shí)序邏輯電路分類(1)按邏輯功能劃分：計(jì)數(shù)器、寄存器、移位寄存器、讀寫存儲(chǔ)器、順序脈沖發(fā)生器等;(2)按電路中觸發(fā)器狀態(tài)變化是否同步：同步時(shí)序邏輯電路、異步時(shí)序邏輯電路;(3)按電路輸出信號(hào)的特性：米利型和摩爾型。電路圖時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程狀態(tài)方程狀態(tài)圖或時(shí)序圖判斷電路邏輯功能12355.2時(shí)序邏輯電路的分析方法分析步驟如下：計(jì)算得狀態(tài)表4分析目的：就是找出給定時(shí)序電路的邏輯功能和工作特點(diǎn)。例1時(shí)鐘方程輸出方程輸出僅與電路現(xiàn)態(tài)有關(guān)，為摩爾型時(shí)序電路同步時(shí)序電路的時(shí)鐘方程可省去不寫驅(qū)動(dòng)方程1寫方程式2求狀態(tài)方程JK觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程：驅(qū)動(dòng)方程1101003計(jì)算、列狀態(tài)表000001010011100101110111001011101111000010000011004畫狀態(tài)圖、時(shí)序圖狀態(tài)圖00000101001110010111011100101110111100001010011000001100時(shí)序圖00000101001110010111011100101110111100001010011000001100CPQ0Q1Q2Y電路功能有效循環(huán)的6個(gè)狀態(tài)分別是0～5這6個(gè)十進(jìn)制數(shù)字的格雷碼，并且在時(shí)鐘脈沖CP的作用下，這6個(gè)狀態(tài)是按遞增規(guī)律變化的，即：000→001→011→111→110→100→000→…所以這是一個(gè)用格雷碼表示的六進(jìn)制同步加法計(jì)數(shù)器。當(dāng)對(duì)第6個(gè)脈沖計(jì)數(shù)時(shí)，計(jì)數(shù)器又重新從000開始計(jì)數(shù)，并產(chǎn)生輸出Y＝1。5例2解1)寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程及電路的輸出方程Q3Q2Q1X/Z例3及電路的輸出方程（3）狀態(tài)表狀態(tài)圖Q3Q2Q1X/Z（補(bǔ)充）例4(4)狀態(tài)圖第二十一講

時(shí)序邏輯電路

——計(jì)數(shù)器（異步）

5.3計(jì)數(shù)器5.3.1異步計(jì)數(shù)器5.3.4計(jì)數(shù)器的應(yīng)用5.3.2同步計(jì)數(shù)器5.3.3N進(jìn)制計(jì)數(shù)器在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器······按觸發(fā)器翻轉(zhuǎn)的時(shí)序異同按計(jì)數(shù)進(jìn)位制按數(shù)字的變化規(guī)律5.3.1異步計(jì)數(shù)器1.異步二進(jìn)制計(jì)數(shù)器（1）異步二進(jìn)制加法計(jì)數(shù)器（以3位二進(jìn)制加法計(jì)數(shù)器為例）P134（2）異步二進(jìn)制減法計(jì)數(shù)器（以3位二進(jìn)制減法計(jì)數(shù)器為例）P136（3）集成異步二進(jìn)制加法計(jì)數(shù)器（74197、74LS197）P137略講74LS197CP0CP1CT/LDCRQ0Q1Q2Q3D0D1D2D3P1382、異步十進(jìn)制計(jì)數(shù)器(1)異步十進(jìn)制加法計(jì)數(shù)器分析：看該電路圖是否實(shí)現(xiàn)了十進(jìn)制加法計(jì)數(shù)器的功能。①寫方程式時(shí)鐘方程：

FF0:CP0=CPFF1:CP1=Q0FF2:CP2=Q1FF3:CP3=Q0FF0:J0=K0=1FF1:J1=Q3,K1=1FF2:J2=K2=1FF3:J3=Q2Q1,K3=1驅(qū)動(dòng)方程：②求狀態(tài)方程FF0:FF1:FF2:FF3:CP有效Q0有效Q1有效Q0有效③計(jì)算得狀態(tài)表Q0有效FF0:FF1:FF2:FF3:CP有效Q0有效Q1有效④畫狀態(tài)圖和時(shí)序圖0000111110010001100001111010101101010100001001100011110011011110Q3Q2Q1Q0（2）集成十進(jìn)制異步計(jì)數(shù)器74LS290（74290、74LS90）----P140&&ABABABABABAB第二十二講

時(shí)序邏輯電路

——計(jì)數(shù)器（同步）

5.3.2同步計(jì)數(shù)器1.同步二進(jìn)制計(jì)數(shù)器（1）同步二進(jìn)制加法計(jì)數(shù)器（以3位二進(jìn)制加法計(jì)數(shù)器為例）P141驅(qū)動(dòng)方程特性方程狀態(tài)方程輸出方程狀

態(tài)表狀態(tài)圖時(shí)序圖（2）同步二進(jìn)制可逆計(jì)數(shù)器（以3位二進(jìn)制可逆計(jì)數(shù)器為例）P142----（3）2驅(qū)動(dòng)方程狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換表（略）（3）集成可預(yù)置同步二進(jìn)制加法計(jì)數(shù)器（以74161、74163為例）P143---（4）CTPCTTCPQ0Q1Q2Q3COCRLDD0D1D2D374161工作狀態(tài)控制端CTPCTTCPQ0Q1Q2Q3COCRLDD0D1D2D3741614位集成二進(jìn)制同步加法計(jì)數(shù)器74LS161/163①CR=0時(shí)異步清零。②CR=1、LD=0時(shí)同步置數(shù)。③CR=LD=1且CPT=CPP=1時(shí)，按照4位自然二進(jìn)制碼進(jìn)行同步二進(jìn)制計(jì)數(shù)。④CR=LD=1且CPT·CPP=0時(shí)，計(jì)數(shù)器狀態(tài)保持不變。74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。741617416174161例子：用3片74161擴(kuò)展成12位二進(jìn)制加法計(jì)數(shù)器。（掌握連接的方法）COCRLDCOCRLDCOCRLDCTPCTTCPCTPCTTCPCTPCTTCPCRLDCP2.同步十進(jìn)制計(jì)數(shù)器（1）8421BCD碼同步十進(jìn)制加法計(jì)數(shù)器P145解：1）驅(qū)動(dòng)方程和輸出方程2）狀態(tài)方程3）狀態(tài)表4）狀態(tài)轉(zhuǎn)換圖5）時(shí)序圖集成同步十進(jìn)制加法計(jì)數(shù)器（74160、74162）---補(bǔ)充CTPCTTCPQ0Q1Q2Q3COCRLDD0D1D2D3741602.同步十進(jìn)制計(jì)數(shù)器（2）集成同步十進(jìn)制可逆計(jì)數(shù)器（74192）P146

見書上的簡(jiǎn)介，簡(jiǎn)單介紹其功能第二十三講

時(shí)序邏輯電路

——計(jì)數(shù)器（N進(jìn)制）

5.3.3N進(jìn)制計(jì)數(shù)器引入：目前市場(chǎng)上較為普遍的計(jì)數(shù)器產(chǎn)品多半是集成二進(jìn)制計(jì)數(shù)器和集成十進(jìn)制計(jì)數(shù)器，它們包括：異步四位二進(jìn)制計(jì)數(shù)器（十六進(jìn)制計(jì)數(shù)器）：

74197、74LS197P137同步四位二進(jìn)制計(jì)數(shù)器（十六進(jìn)制計(jì)數(shù)器）：

74161、74LS161；74163、74LS163P143異步十進(jìn)制計(jì)數(shù)器：

74290、74LS290；74LS90

P141同步十進(jìn)制計(jì)數(shù)器：

74160、74162；74192、74LS192P146獲取N進(jìn)制計(jì)數(shù)器的方法有：用時(shí)鐘觸發(fā)器和門電路進(jìn)行設(shè)計(jì)；用現(xiàn)成的集成計(jì)數(shù)器構(gòu)成。N進(jìn)制計(jì)數(shù)器：就是非模2n計(jì)數(shù)器74LS197CP0CP1CT/LDCRQ1Q2Q3Q4D1D2D3D4P137P141注意它們的功能表異步清零，異步置數(shù)161：異步清零，同步置數(shù)163：同步清零，同步置數(shù)P143異步清零，異步置數(shù)（補(bǔ)充）1111置零法清零法置數(shù)法清零法狀態(tài)圖清零法首先，ABABCP清零法例1試用同步十進(jìn)制計(jì)數(shù)器74160構(gòu)成23進(jìn)制計(jì)數(shù)器。法1：同步級(jí)聯(lián)清零法2：異步級(jí)聯(lián)清零例2試用74LS90組成M=12計(jì)數(shù)器。Q7Q6Q5Q4Q3Q2Q1Q0=000100109A9A9B0A0B9B0A0B法1：先異步級(jí)聯(lián)，后清零法2：直接異步級(jí)聯(lián)，不采用清零1000（3）利用置數(shù)（位）法獲得任意進(jìn)制計(jì)數(shù)器CPPCPT&CPPCPT若要采用置數(shù)法構(gòu)成一個(gè)六進(jìn)制的計(jì)數(shù)器，提供的集成計(jì)數(shù)器如下：采用置數(shù)法構(gòu)成一個(gè)七進(jìn)制的計(jì)數(shù)器00000001001000110100010101100111111111101101110010111010100110001、用CO、LD端2、用LD端CPPCPTCPPCPTCPPCPTCPCPPCPTCP法一：采用同步級(jí)聯(lián)，異步清零解法2：采用異步級(jí)聯(lián)法三：采用同步級(jí)聯(lián)，同步置零N進(jìn)制計(jì)數(shù)器1、用同步清零端或置數(shù)端歸零構(gòu)成N進(jìn)制計(jì)數(shù)器2、用異步清零端或置數(shù)端歸零構(gòu)成N進(jìn)制計(jì)數(shù)器（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法。在前面介紹的集成計(jì)數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。小結(jié)：用74LS163來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（3）畫連線圖。SN-1＝S12-1＝S11＝1011（2）求歸零邏輯。例D0～D3可隨意處理D0～D3必須都接0用74LS197來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（3）畫連線圖。SN＝S12＝1100（2）求歸零邏輯。例D0～D3可隨意處理D0～D3必須都接0用74LS161來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。SN＝S12＝1100例D0～D3可隨意處理D0～D3必須都接0SN-1＝S11＝10113、提高歸零可靠性的方法4、計(jì)數(shù)器容量的擴(kuò)展異步計(jì)數(shù)器一般沒有專門的進(jìn)位信號(hào)輸出端，通?？梢杂帽炯?jí)的高位輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)，即采用串行進(jìn)位方式來擴(kuò)展容量。100進(jìn)制計(jì)數(shù)器60進(jìn)制計(jì)數(shù)器64進(jìn)制計(jì)數(shù)器同步計(jì)數(shù)器有進(jìn)位或借位輸出端，可以選擇合適的進(jìn)位或借位輸出信號(hào)來驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)。同步計(jì)數(shù)器級(jí)聯(lián)的方式有兩種，一種級(jí)間采用串行進(jìn)位方式，即異步方式，這種方式是將低位計(jì)數(shù)器的進(jìn)位輸出直接作為高位計(jì)數(shù)器的時(shí)鐘脈沖，異步方式的速度較慢。另一種級(jí)間采用并行進(jìn)位方式，即同步方式，這種方式一般是把各計(jì)數(shù)器的CP端連在一起接統(tǒng)一的時(shí)鐘脈沖，而低位計(jì)數(shù)器的進(jìn)位輸出送高位計(jì)數(shù)器的計(jì)數(shù)控制端。12位二進(jìn)制計(jì)數(shù)器（慢速計(jì)數(shù)方式）12位二進(jìn)制計(jì)數(shù)器（快速計(jì)數(shù)方增長式）在此種接線方式中，只要片1的各位輸出都為1，一旦片0的各位輸出都為1，片2立即可以接收進(jìn)位信號(hào)進(jìn)行計(jì)數(shù)，不會(huì)像基本接法中那樣，需要經(jīng)歷片1的傳輸延遲，所以工作速度較高。這種接線方式的工作速度與計(jì)數(shù)器的位數(shù)無關(guān)。本節(jié)小結(jié)：計(jì)數(shù)器是一種應(yīng)用十分廣泛的時(shí)序電路，除用于計(jì)數(shù)、分頻外，還廣泛用于數(shù)字測(cè)量、運(yùn)算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計(jì)算機(jī)，幾乎無所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。計(jì)數(shù)器可利用觸發(fā)器和門電路構(gòu)成。但在實(shí)際工作中，主要是利用集成計(jì)數(shù)器來構(gòu)成。在用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，需要利用清零端或置數(shù)控制端，讓電路跳過某些狀態(tài)來獲得N進(jìn)制計(jì)數(shù)器。第二十四講

時(shí)序邏輯電路

——寄存器

5.4寄存器5.4.1基本寄存器5.4.2移位寄存器5.4.3寄存器的應(yīng)用在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來構(gòu)成。按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。5.4寄存器和移位寄存器5.4.１基本寄存器1、單拍工作方式基本寄存器工作特點(diǎn)：當(dāng)送數(shù)控制時(shí)鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3，就立即被送入進(jìn)寄存器中，即有：2、雙拍工作方式基本寄存器（1）清零。CR=0，異步清零。即有：（2）送數(shù)。CR=1時(shí)，CP上升沿送數(shù)。即有：（3）保持。在CR=1、CP上升沿以外時(shí)間，寄存器內(nèi)容將保持不變。5.4.2移位寄存器一、單向移位寄存器并行輸出4位右移移位寄存器時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：?jiǎn)蜗蛞莆患拇嫫骶哂幸韵轮饕攸c(diǎn)：（1）單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進(jìn)制代碼。n個(gè)CP脈沖即可完成串行輸入工作，此后可從Q0～Qn-1端獲得并行的n位二進(jìn)制數(shù)碼，再用n個(gè)CP脈沖又可實(shí)現(xiàn)串行輸出操作。（3）若串行輸入端狀態(tài)為0，則n個(gè)CP脈沖后，寄存器便被清零。二、雙向移位寄存器M=0時(shí)右移M=1時(shí)左移三、集成雙向移位寄存器74LS1945.4.3寄存器的應(yīng)用（1）環(huán)形計(jì)數(shù)器狀態(tài)方程：（2）扭環(huán)形移位計(jì)數(shù)器為了保持移位寄存器的特點(diǎn)，又能使觸發(fā)器的利用率提高，可采用下圖所示的扭環(huán)形計(jì)數(shù)器。本節(jié)小結(jié)寄存器是用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種基本時(shí)序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來，以便隨時(shí)取用。分類：分為基本寄存器和移位寄存器兩大類?；炯拇嫫鞯臄?shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。應(yīng)用：主要是移位寄存器的應(yīng)用，它可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼，或