實驗報告模板:實驗四 數(shù)字頻率計設(shè)計_第1頁
實驗報告模板:實驗四 數(shù)字頻率計設(shè)計_第2頁
實驗報告模板:實驗四 數(shù)字頻率計設(shè)計_第3頁
實驗報告模板:實驗四 數(shù)字頻率計設(shè)計_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

《EDA與數(shù)字系統(tǒng)設(shè)計》實驗報告2011~2012學(xué)年第一學(xué)期2009級電子信息科學(xué)與技術(shù)專業(yè)班級:學(xué)號:姓名:PAGE第4-頁共4頁實驗四數(shù)字頻率計設(shè)計(1)【實驗?zāi)康摹空莆諗?shù)字頻率計的Verilog描述方法;學(xué)習(xí)設(shè)計仿真工具的使用方法;學(xué)習(xí)層次化設(shè)計方法;【實驗內(nèi)容】用4位十進制計數(shù)器對用戶輸入時鐘進行計數(shù),計數(shù)間隔為1秒,計數(shù)滿1秒后將計數(shù)值(即頻率值)鎖存到4位寄存器中顯示,并將計數(shù)器清0,再進行下一次計數(shù)。為上述設(shè)計建立元件符號【實驗原理】根據(jù)頻率的定義和頻率測量的基本原理,測定信號的頻率必須有一個脈寬為1S的輸入信號脈沖計數(shù)允許的信號;一秒計數(shù)結(jié)束后,計數(shù)值被鎖入鎖存器,計數(shù)器清零,為下一測頻技術(shù)周期做好準備?!境绦蛟创a】(加注釋)【一】moduleCNTL(CLK,CNL_EN,RST_CNL,LOAD);//控制器模塊inputCLK;//輸入控制模塊的計數(shù)器時鐘outputCNL_EN,RST_CNL,LOAD;//輸出使能、復(fù)位、裝載信號regCLK2DIV,CNL_EN,LOAD,RST_CNL; //寄存器類型always@(posedgeCLK)beginCLK2DIV=~CLK2DIV;//分頻器取反endalways@(posedgeCLK)//產(chǎn)生使能信號和裝載信號beginCNL_EN=CLK2DIV;//使能信號賦值LOAD=~CLK2DIV;//裝載信號賦值endalways@(CLK)//產(chǎn)生復(fù)位信號beginif(CLK==1'b0&&CNL_EN==1'b0)RST_CNL=1;//復(fù)位信號置一elseRST_CNL=0;//復(fù)位信號清零endendmodule【二】moduleCNT10(CLK,RST,EN,COUT,DOUT);//計數(shù)器模塊inputCLK,RST,EN;outputCOUT;//輸出進位信號output[3:0]DOUT;reg[3:0]Q;//中間變量regCOUT;assignDOUT=Q;always@(posedgeCLKorposedgeRST)//中間變量Q的產(chǎn)生beginif(RST)Q=0;//Q被置為零elseif(EN)if(Q<9)Q=Q+1;//循環(huán)計數(shù)elseQ=0;endalways@(Q)//Q為時鐘控制信號,電平觸發(fā),產(chǎn)生進位信號beginif(Q==4'b1001)COUT=1;//計數(shù)器已計滿一周期elseCOUT=0;//計數(shù)器沒計滿endendmodule【三】moduleRGB4(DIN,LOAD,DOUT);//鎖存器模塊inputLOAD;input[3:0]DIN;output[3:0]DOUT;reg[3:0]DOUT;always@(posedgeLOAD)//LOAD為時鐘控制信號,產(chǎn)生輸出信號DOUT=DIN;//輸出賦值endmodule【四】modulefreg(CLK1HZ,UCLK,led0,led1,led2,led3,rst,en,load);//主模塊inputCLK1HZ,UCLK;//輸入信號output[3:0]led0,led1,led2,led3;outputrst,en,load;wirein_load,in_rst,in_en;//定義為網(wǎng)線性wire[3:0]dout0,dout1,dout2,dout3;//定義為網(wǎng)線性wirec0,c1,c2;assignrst=in_rst,load=in_load,en=in_en;//給信號賦值CNTLu1(.CLK(CLK1HZ),.CNL_EN(in_en),.RST_CNL(in_rst),.LOAD(in_load));//元件例化(控制模塊)CNT10u2(.CLK(UCLK),.EN(in_en),.RST(in_rst),.COUT(c0),.DOUT(dout0));//元件例化(計數(shù)模塊)CNT10u3(.CLK(c0),.EN(in_en),.RST(in_rst),.COUT(c1),.DOUT(dout1));//元件例化(計數(shù)模塊)CNT10u4(.CLK(c1),.EN(in_en),.RST(in_rst),.COUT(c2),.DOUT(dout2));//元件例化(計數(shù)模塊)CNT10u5(.CLK(c2),.EN(in_en),.RST(in_rst),.DOUT(dout3));//元件例化(計數(shù)模塊)RGB4u6(.DIN(dout0),.LOAD(in_load),.DOUT(led0));//元件例化(鎖存器模塊)RGB4u7(.DIN(dout1),.LOAD(in_load),.DOUT(led1));//元件例化(鎖存器模塊)RGB4u8(.DIN(dout2),.LOAD(in_load),.DOUT(led2));//元件例化(鎖存器模塊)RGB4u9(.DIN(dout3),.LOAD(in_load),.DOUT(led3));//元件例化(鎖存器模塊)endmodule【元件符號與總框圖】仿真結(jié)果:由此圖可以看出,CLK1HZ是周期為1S的時鐘脈沖,為上升沿,是頻率的時鐘信號;UCLK是周期為100ms的時鐘脈沖,它是輸入變量,此模塊的功能就是對UCLK進行頻率測量;EN為使能信號,RST為復(fù)位信號,LOAD為裝載信號,此模塊通過CLK2DIV信號產(chǎn)生這些信號,其中當CLK有效時,把CLK2DIV賦值給EN,把CLK2DIV取反以后賦值給LOAD信號,當CLK為低電平而且EN為低電平時,對RST賦值。led0,l

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論