![EDA綜合課程設(shè)計報告_第1頁](http://file4.renrendoc.com/view/8f754e8e56125717060af607512db127/8f754e8e56125717060af607512db1271.gif)
![EDA綜合課程設(shè)計報告_第2頁](http://file4.renrendoc.com/view/8f754e8e56125717060af607512db127/8f754e8e56125717060af607512db1272.gif)
![EDA綜合課程設(shè)計報告_第3頁](http://file4.renrendoc.com/view/8f754e8e56125717060af607512db127/8f754e8e56125717060af607512db1273.gif)
![EDA綜合課程設(shè)計報告_第4頁](http://file4.renrendoc.com/view/8f754e8e56125717060af607512db127/8f754e8e56125717060af607512db1274.gif)
![EDA綜合課程設(shè)計報告_第5頁](http://file4.renrendoc.com/view/8f754e8e56125717060af607512db127/8f754e8e56125717060af607512db1275.gif)
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
PAGE北華航天工業(yè)學(xué)院《EDA技術(shù)綜合設(shè)計》課程設(shè)計報告報告題目:數(shù)字秒表作者所在系部:電子工程系作者所在專業(yè):通信工程作者所在班級:B11232作者姓名:院文樂(35),張濤(36)指導(dǎo)教師姓名:崔瑞雪完成時間:2013.12.92013.12.12內(nèi)容摘要秒表共有6個輸出顯示,分別為百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6個計數(shù)器與之相對應(yīng),6個計數(shù)器的輸出全都為BCD碼輸出,這樣便于和顯示譯碼器的連接。當計時達60分鐘后,蜂鳴器鳴響10聲。除此之外,整個秒表還需有一個啟動信號和一個歸零信號,以便秒表能隨意停止及啟動。秒表的邏輯結(jié)構(gòu)較簡單,它主要由顯示譯碼器、分頻器、十進制計數(shù)器、六進制計數(shù)器和報警器組成。四個10進制計數(shù)器:用來分別對百分之一秒、十分之一秒、秒和分進行計數(shù);兩個6進制計數(shù)器:用來分別對十秒和十分進行計數(shù);分頻器:用來產(chǎn)生100HZ計時脈沖;顯示譯碼器:完成對顯示的控制。根據(jù)電路持點,用層次設(shè)計概念將此設(shè)計任務(wù)分成若干模塊,規(guī)定每一模塊的功能和各模塊之間的接口。按適配劃分后的管腳定位,同相關(guān)功能塊硬件電路接口連線。用VHDL語言描述所有底層模塊。清零信號為異步清零。當最高位記到6時停止計數(shù)顯示譯碼器全部顯示零,并發(fā)出十聲警報聲。按下復(fù)位按鈕后繼續(xù)計數(shù)。
目錄系統(tǒng)組成框圖……………………5各模塊原理及其程序……………5六進制計數(shù)器……………………6十進制計數(shù)器…………………6蜂鳴器………7譯碼器…………7控制器…………8分頻器………9元件例化………9系統(tǒng)仿真………10六進制計數(shù)器…………………10十進制計數(shù)器…………………11蜂鳴器………11譯碼器………11控制器………11四、心得體會……………………11五、參考文獻……………………12 課程設(shè)計任務(wù)書課題名稱數(shù)字秒表完成時間指導(dǎo)教師職稱學(xué)生姓名班級總體設(shè)計要求和技術(shù)要點總體設(shè)計要求:通過本課程的學(xué)習(xí)使學(xué)生掌握可編程器件、EDA開發(fā)系統(tǒng)軟件、硬件描述語言和電子線路設(shè)計與技能訓(xùn)練等各方面知識;提高工程實踐能力;學(xué)會應(yīng)用EDA技術(shù)解決一些簡單的電子設(shè)計問題。技術(shù)要點:1.秒表有共有6個輸出顯示,分別為百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6個計數(shù)器與之相對應(yīng),6個計數(shù)器的輸出全都為BCD碼輸出,這樣便與同顯示譯碼器的連接。2.開關(guān)設(shè)置秒表報警器,每10秒鐘,蜂鳴器鳴響1聲,發(fā)光二極管閃爍。當計時達60分鐘后,蜂鳴器鳴響10聲。工作內(nèi)容及時間進度安排工作內(nèi)容:在軟件上編輯、編譯程序,并仿真到達實驗要求。進度安排;課下編寫程序,并要求程序能通過編譯仿真;第十六周的周三在實驗板上下載調(diào)試程序;周四課設(shè)答辯。課程設(shè)計成果1.與設(shè)計內(nèi)容對應(yīng)的軟件程序2.課程設(shè)計報告書3.成果使用說明書4.設(shè)計工作量要求設(shè)計過程一.系統(tǒng)組成框圖數(shù)字秒表數(shù)字秒表計時控制電路控制狀態(tài)機計時電路顯示電路分頻電路計數(shù)器六進制計數(shù)器掃描電路七段譯碼器十進制計數(shù)器系統(tǒng)組成框圖二.各模塊及的原理及其程序(1)六進制計數(shù)器libraryieee;(1)六進制計數(shù)器useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycount6isport(clk,clr,start:instd_logic;daout:outstd_logic_vector(3downto0);cout:outstd_logic);endcount6;architecturebehaveofcount6issignaltemp:std_logic_vector(3downto0);beginprocess(clk,clr)beginifclr='1'thentemp<="0000";cout<='0';elsifclk'eventandclk='1'thenifstart='1'theniftemp>="0101"thentemp<="0000";cout<='1';elsetemp<=temp+1;cout<='0';endif;endif;endif;endprocess;daout<=temp;endbehave;(2)十進制計數(shù)器libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entitycount10isport(clr,start,clk:instd_logic;cout:outstd_logic;daout:bufferstd_logic_vector(3downto0));endcount10;architecturebehaveofcount10isbeginprocess(clr,start,clk)beginifclr='1'thendaout<="0000";elsif(clk'eventandclk='1')thenifstart='1'thenifdaout="1001"thendaout<="0000";cout<='1';elsedaout<=daout+1;cout<='0';endif;endif;endif;endprocess;endbehave;(3)蜂鳴器libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityalarmisport(clk,I:instd_logic;q:outstd_logic);endalarm;architecturearofalarmissignaln:integerrange0to20;signalq0:std_logic;beginprocess(clk)beginifclk'eventandclk='1'thenifi='0'thenq0<='0';n<=0;elsifn<=19andi='1'thenq0<=notq0;n<=n+1;elseq0<='0';endif;endif;endprocess;q<=q0;endar;(4)譯碼器libraryieee;useieee.std_logic_1164.all;entitydeledisport(num:instd_logic_vector(3downto0);led:outstd_logic_vector(6downto0));enddeled;architectureaofdeledisbeginprocess(num)begincasenumiswhen"0000"=>led<="0111111";when"0001"=>led<="0000110";when"0010"=>led<="1011011";when"0011"=>led<="1001111";when"0100"=>led<="1100110";when"0101"=>led<="1101101";when"0110"=>led<="1111101";when"0111"=>led<="0100111";when"1000"=>led<="1111111";when"1001"=>led<="1101111";whenothers=>led<="0000000";endcase;endprocess;enda;(5)控制器libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityseltimeisport(clr,clk:inbit;dain0,dain1,dain2,dain3,dain4,dain5:instd_logic_vector(3downto0);sel:outstd_logic_vector(2downto0);daout:outstd_logic_vector(3downto0));endseltime;architectureaofseltimeissignaltemp:integerrange0to5;beginprocess(clk)beginif(clr='1')thendaout<="0000";sel<="000";temp<=0;elsif(clk='1'andclk'event)theniftemp=5thentemp<=0;elsetemp<=temp+1;endif;casetempiswhen0=>sel<="000";daout<=dain0;when1=>sel<="001";daout<=dain1;when2=>sel<="010";daout<=dain2;when3=>sel<="011";daout<=dain3;when4=>sel<="100";daout<=dain4;when5=>sel<="101";daout<=dain5;endcase;endif;endprocess;enda;(6)分頻器(10MHz的時鐘脈沖)libraryieee;useieee.std_logic_1164.all;entitydivisport(clr,clk:instd_logic;q:bufferstd_logic);enddiv;architectureaofdivissignalcount:integerrange0to99999;beginprocess(clr,clk)beginif(clk'eventandclk='1')thenclkclkclrqdivinst4ifclr='1'thencount<=0;elsifcount=99999thencount<=0;q<=notq;elsecount<=count+1;endif;endif;endprocess;end;(7)元原件例化libraryieee;useieee.std_logic_1164.all;entitymb_topisport(stop,start,clk:instd_logic;a,b,c,d,e,f,g,speaker:outstd_logic;sel:outstd_logic_vector(2downto0));endmb_top;architectureaofmb_topiscomponentdivport(clr,clk:instd_logic;q:bufferstd_logic);endcomponent;componentcount10port(clr,start,clk:instd_logic;cout:outstd_logic;daout:bufferstd_logic_vector(3downto0));endcomponent;componentcount6port(clr,start,clk:instd_logic;cout:outstd_logic;daout:bufferstd_logic_vector(3downto0));endcomponent;componentseltimeport(clr,clk:instd_logic;dain1:instd_logic_vector(3downto0);dain2:instd_logic_vector(3downto0);dain3:instd_logic_vector(3downto0);dain4:instd_logic_vector(3downto0);dain5:instd_logic_vector(3downto0);dain6:instd_logic_vector(3downto0);sel:outstd_logic_vector(2downto0);daout:outstd_logic_vector(3downto0));endcomponent;componentdeledport(num:instd_logic_vector(3downto0);led:outstd_logic_vector(6downto0));endcomponent;componentalarmport(clk,i:instd_logic;q:outstd_logic);endcomponent;signaldiv_q,b_cout,s_cout,m_cout,sm_cout,f_cout,sf_cout:std_logic;signalb_daout,s_daout,m_daout,sm_daout,f_daout,sf_daout,seltime_daout:std_logic_vector(3downto0);signalledout:std_logic_vector(6downto0);begina<=ledout(0);b<=ledout(1);c<=ledout(2);d<=ledout(3);e<=ledout(4);f<=ledout(5);g<=ledout(6);u1:divportmap(stop,clk,div_q);u2:count10portmap(stop,start,div_q,b_cout,b_daout);u3:count10portmap(stop,start,b_cout,s_cout,s_daout);u4:count10portmap(stop,start,s_cout,m_cout,m_daout);u5:count6portmap(stop,start,m_cout,sm_cout,sm_daout);u6:count10portmap(stop,start,sm_cout,f_cout,f_daout);u7:count6portmap(stop
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2025年福建貨運駕駛從業(yè)資格證考試題庫
- 電子商務(wù)的主要盈利途徑解析
- 現(xiàn)代城市生態(tài)環(huán)境風險的預(yù)防與應(yīng)對
- 電子商務(wù)平臺中網(wǎng)絡(luò)廣告的優(yōu)化策略研究
- 環(huán)保視角下的現(xiàn)代陶瓷材料制造技術(shù)
- 現(xiàn)場改善技巧提升生產(chǎn)效率的秘訣
- 電商平臺的研發(fā)技術(shù)難題及優(yōu)化策略
- 電力市場投資策略及風險控制研究
- 秦皇島2025年河北秦皇島市人民檢察院招聘聘用制書記員16人筆試歷年參考題庫附帶答案詳解
- 現(xiàn)代生活下社交網(wǎng)絡(luò)的情感支持功能
- 蘇北四市(徐州、宿遷、淮安、連云港)2025屆高三第一次調(diào)研考試(一模)生物試卷(含答案)
- 監(jiān)察部部長崗位職責
- 山西省太原市杏花嶺區(qū)年三年級數(shù)學(xué)第一學(xué)期期末考試模擬試題含解析
- 《農(nóng)機化促進法解讀》課件
- 最高法院示范文本發(fā)布版3.4民事起訴狀答辯狀示范文本
- 2023-2024學(xué)年度上期七年級英語期末試題
- 2024年燃氣輪機值班員技能鑒定理論知識考試題庫-下(多選、判斷題)
- 交通法規(guī)課件
- (優(yōu)化版)高中地理新課程標準【2024年修訂版】
- 《Python程序設(shè)計》課件-1:Python簡介與應(yīng)用領(lǐng)域
- 各類心理量表大全
評論
0/150
提交評論