集成電路制造工藝課件教學(xué)

集成電路制造工藝課件教學(xué)第10章工藝集成集成電路中的隔離1CMOS集成電路的工藝集成234雙極集成電路的工藝集成BiCMOS集成電路的工藝集成工藝集成：——運(yùn)用各類工藝形成電路結(jié)構(gòu)的制造過程CMOS集成電路的工藝集成雙極型集成電路的工藝集成BiCMOS集成電路的工藝集成§10.1集成電路中的隔離一.MOS集成電路中的隔離局部場氧化工藝（Localoxidationofsilicon，LOCOS）改進(jìn)的LOCOS工藝淺槽隔離（Shallowtrenchisolation，STI）CMOS自隔離及寄生MOS示意圖LOCOS工藝流程硅片清洗生長緩沖SiO2層LPCVD淀積Si3N4涂膠LOCOS掩模板曝光顯影刻蝕去膠隔離注入熱氧化刻蝕氮化硅LOCOS工藝的缺點(diǎn)1.鳥嘴的形成（Bird’sbeak）由于氧的橫向擴(kuò)散，硅的氧化反應(yīng)是各向同性的氧化物在氮化硅下面的生長形成鳥嘴浪費(fèi)硅片的有效面積2.厚的氧化層造成表面凹凸不平，加重臺階覆蓋問題改進(jìn)的LOCOS工藝回刻的LOCOS工藝側(cè)墻掩蔽的隔離工藝多晶硅緩沖層的LOCOS工藝（PBL）淺槽隔離（STI）STL不會產(chǎn)生鳥嘴更平坦的表面更多的工藝步驟LOCOS工藝相對簡單，便宜，高產(chǎn)率當(dāng)特征尺寸<0.35um不再適用STI工藝流程掩模板光刻刻蝕形成淺槽STI工藝流程高壓CVDSiO2CMPSiO2至Si3N4層CMP去除Si3N4SOI技術(shù)介質(zhì)隔離絕緣體上外延硅結(jié)合STI技術(shù)橫向和縱向的完全隔離工藝較復(fù)雜二.雙極型電路中的隔離pn結(jié)隔離：（形成工作區(qū)－光刻出隔離區(qū)－離子注入與工作區(qū)反型的雜質(zhì)形成pn結(jié)），工藝簡單缺點(diǎn)：隔離區(qū)較寬，降低集成度；隔離擴(kuò)散引入了大的收集區(qū)－襯底和收集區(qū)－基區(qū)電容，不利于電路速度的提高深槽隔離：與淺槽隔離類似§10.2CMOS集成電路中的工藝集成MOS集成電路工藝的發(fā)展：70－80年代，nMOS為IC主流技術(shù)：多晶硅柵替代鋁柵，源漏自對準(zhǔn)結(jié)構(gòu)；離子注入技術(shù)提高溝道和源漏區(qū)摻雜的控制能力80年代之后，CMOS工藝成為IC主流技術(shù)：帶側(cè)墻的漏端輕摻雜結(jié)構(gòu)；自對準(zhǔn)硅化物技術(shù)；淺槽隔離技術(shù)；氮化二氧化硅柵介質(zhì)材料；暈環(huán)技術(shù)；雙摻雜多晶硅技術(shù)；化學(xué)機(jī)械拋光（CMP）；大馬士革鑲嵌工藝和銅互連技術(shù)今后發(fā)展趨勢：超薄SOICMOS器件，納米硅器件，雙柵器件等CMOS工藝中的基本模塊及對器件性能的影響CMOSIC中的阱:單阱（SingleWell）雙阱（TwinWell）自對準(zhǔn)雙阱（Self-alignedTwinWell）阱的制備工藝：高能離子注入高溫退火雜質(zhì)推進(jìn)單阱P阱CMOS（靜態(tài)邏輯電路）N阱CMOS（動態(tài)邏輯電路）雙阱需要兩塊掩模版更平坦的表面先進(jìn)CMOSIC工藝中最常用的自對準(zhǔn)雙阱工藝優(yōu)點(diǎn)：只需要一塊掩模版，減少工藝成本缺點(diǎn)：硅片表面不平坦，影響后續(xù)的介質(zhì)淀積一般先離子注入形成N阱，因?yàn)镻在高溫下的擴(kuò)散比B慢，避免了氧化時(shí)雜質(zhì)的擴(kuò)散CMOS集成電路中的柵電極（Gate）普通金屬柵（鋁柵）多晶硅柵（雙摻雜自對準(zhǔn)多晶硅工藝）高k柵介質(zhì)及金屬柵（鎢柵及Ta2O5）高k柵介質(zhì)及金屬柵器件尺寸縮?。?lt;0.1um），氧化層厚度越來越薄，需要采用高k介質(zhì)代替SiO2作為柵介質(zhì)層保證儲存足夠的電荷來開啟MOSFET，并有效防止隧穿及擊穿金屬柵具有更低的電阻率，能有效地提高器件的速度采用高k柵介質(zhì)和金屬柵是未來的一個(gè)發(fā)展方向CMOS集成電路中的源漏結(jié)構(gòu)源漏結(jié)構(gòu)及工藝的發(fā)展：蒸發(fā)或固相擴(kuò)散離子注入輕摻雜源漏結(jié)構(gòu)源漏擴(kuò)展結(jié)構(gòu)暈環(huán)結(jié)構(gòu)輕摻雜源漏（LDD）結(jié)構(gòu)熱電子效應(yīng)LDD結(jié)構(gòu)LDD工藝流程低劑量注入形成輕摻雜層淀積氮化硅層刻蝕氮化硅層形成側(cè)墻高劑量，高能量離子注入形成重?fù)诫s層退火驅(qū)進(jìn)形成源漏暈環(huán)注入（haloimplantation）進(jìn)一步降低短溝效應(yīng)，降低源漏區(qū)橫向擴(kuò)散提高雜質(zhì)分布梯度以降低源漏串聯(lián)電阻自對準(zhǔn)結(jié)構(gòu)和接觸CMOSIC工藝流程80年代主流工藝90年代主流工藝當(dāng)前主流工藝（見課件）§10.3雙極型集成電路的工藝集成平面雙極集成電路工藝：標(biāo)準(zhǔn)埋層雙極晶體管（SBC）收集區(qū)擴(kuò)散絕緣雙極晶體管（CDI）三擴(kuò)散層雙極晶體管（3D）SBC晶體管的結(jié)構(gòu)SBC雙極集成電路工藝流程（見課件）先進(jìn)的隔離技術(shù)（深槽隔離DTI代替pn結(jié)隔離，減少隔離面積，增加集成度）多晶硅發(fā)射極（減少發(fā)射區(qū)表面復(fù)合速率，改善晶體管電流增益，縮小器件縱向尺寸）自對準(zhǔn)發(fā)射極和基區(qū)接觸（自對準(zhǔn)，減少光刻，減少器件內(nèi)部電極接觸之間的距離）§10.4BiCMOS的工藝集成雙極集成電路優(yōu)點(diǎn):高速、驅(qū)動能力強(qiáng)，適合于高精度模擬電路雙極集成電路缺點(diǎn)：功耗高，集成度低CMOS集成電路優(yōu)點(diǎn)：功耗低，高集成度CMOS集成電路缺點(diǎn)：速度低，驅(qū)動能力差BiCMOS技術(shù)，利用CMOS器件制作高集成度、低功耗部分，利用雙極器件制作輸入和輸出部分或者高速部分以CMOS工藝為基礎(chǔ)的BiCMOS工藝以標(biāo)準(zhǔn)雙極工藝為基礎(chǔ)的雙阱BiCMOS工藝小結(jié)MOS集成電路中的隔離

LOCOS工藝，改進(jìn)的LOCOS工藝，淺槽隔離雙極型集成電路中的隔離

pn結(jié)隔離，深槽隔離CMOS集成電路中的基本模塊阱（單阱、雙阱、自對準(zhǔn)雙阱）柵電極（多晶硅柵、金屬柵和高k柵介質(zhì)層）源漏結(jié)構(gòu)（輕摻雜源漏結(jié)構(gòu)LDD）接觸層（自對準(zhǔn)硅化物工藝）COMS工藝流程80年代工藝（LOCOS、PSG回流、正膠光刻等）90年代工藝（外延硅