數(shù)字電子技術(shù)智慧樹知到課后章節(jié)答案2023年下臨沂大學(xué)

數(shù)字電子技術(shù)智慧樹知到課后章節(jié)答案2023年下臨沂大學(xué)臨沂大學(xué)

第一章測試

數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（）

A:錯B:對

答案:對

十進制數(shù)（9）10比十六進制數(shù)（9）16小。（）

A:錯B:對

答案:錯

邏輯變量的取值，１比０大。（）

A:對B:錯

答案:錯

2019個1連續(xù)異或的結(jié)果是1。（）

A:錯B:對

答案:對

要控制小狗向上移動10步，命令是（）

A:4

B:移動10步C:16D:面向90度，移動10步E:面向0度，移動10步F:2

G:面向180度，移動10步H:1

答案:4

;面向0度，移動10步

若輸入變量A、B全為1時，輸出F=0，則其輸入與輸出關(guān)系是：（）

A:與非B:或C:與D:非

答案:與非

與模擬電路相比，數(shù)字電路主要的優(yōu)點有：（）

A:容易設(shè)計B:抗干擾能力強C:保密性好D:通用性強

答案:抗干擾能力強;保密性好;通用性強

在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。（）

A:全部輸入是0B:僅一輸入是0C:全部輸入是1D:任一輸入是0

答案:全部輸入是1

電路如圖（a），（b）所示，設(shè)開關(guān)閉合為1、斷開為0；燈亮為1、燈滅為0。燈的狀態(tài)F

對開關(guān)A、B、C的邏輯函數(shù)表達(dá)式分別為：（）。

A:B:C:D:

答案:

用8421BCD碼表示的十進制數(shù)45，可以寫成：（）

A:[01000101]BCDB:75C:[1010111]BCDD:[1011101]BCD

答案:[01000101]BCD

下列四個數(shù)中，最大的數(shù)是：（）

A:（001010000010）8421BCD；B:（AF）16C:（10100000）2D:（198）10

答案:（10100000）2

第二章測試

邏輯函數(shù)表達(dá)式的化簡結(jié)果是唯一的。（）

A:對B:錯

答案:錯

若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（）

A:錯B:對

答案:對

約束項就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將約束項當(dāng)作1，也可當(dāng)作0。（）

A:錯B:對

答案:對

有冒險必然存在競爭，有競爭就一定引起冒險。（）

A:對B:錯

答案:錯

在利用卡諾圖進行邏輯表達(dá)式化簡時，4個最小項合并成一項時可以消去的變量的個數(shù)是：（）

A:4B:3C:2D:1

答案:2

L=AB+C的對偶式為：（）

A:ABCB:A+B+CC:(A+B)CD:A+BC

答案:(A+B)C

下列幾種說法中錯誤的是：（）

A:卡諾圖中1的個數(shù)和0的個數(shù)相同B:同一個卡諾圖化簡結(jié)果可能不是唯一的C:任何邏輯函數(shù)都可以用卡諾圖表示D:邏輯函數(shù)的卡諾圖是唯一的

答案:卡諾圖中1的個數(shù)和0的個數(shù)相同

函數(shù)F(A,B,C)=AB+BC+AC的最小項表達(dá)式為：（）

A:F(A,B,C)=∑m（3，5，6，7）B:F(A,B,C)=∑m（2，4，6，7）C:F(A,B,C)=∑m（0，2，3，4）D:F(A,B,C)=∑m（0，2，4）

答案:F(A,B,C)=∑m（0，2，4）

引起組合電路中競爭與險象的原因是：（）

A:邏輯關(guān)系錯B:電路時延C:干擾信號D:電源不穩(wěn)定

答案:電路時延

邏輯函數(shù)Y=ABC+A+B+C的最簡與或形式為：（）

A:0

B:A+B+CC:1D:已是最簡與或形式

答案:A+B+C

下列函數(shù)中，是最小項表達(dá)式形式的是:（

）。

A:B:C:D:

答案:

A:B:C:D:

答案:

A:B:C:D:

答案:

A:B:C:D:

答案:

A:

B:C:D:

答案:

第三章測試

將二個或二個以上的普通TTL與非門的輸出端直接相連，可實現(xiàn)線與。（）

A:錯B:對

答案:錯

CMOS門電路的閑置輸入端可以懸空。（）

A:對B:錯

答案:錯

CMOS或非門與TTL或非門的邏輯功能完全相同。（）

A:錯B:對

答案:對

當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為邏輯1。（）

A:對B:錯

答案:對

以下電路中常用于總線應(yīng)用的：（）

A:CMOS與非門B:TSL傳輸門C:OC門D:漏極開路門

答案:TSL傳輸門

在TTL邏輯門中，為實現(xiàn)“線與”，應(yīng)選用：（）

A:與非門B:OC門C:三態(tài)門D:異或門

答案:OC門

可用于總線結(jié)構(gòu)進行分時傳輸?shù)拈T電路是：（）

A:OCB:同或門C:異或門D:三態(tài)門

答案:三態(tài)門

以下電路中可以實現(xiàn)“線與”功能的有：（）

A:與非門B:三態(tài)輸出門C:漏極開路門D:集電極開路門

答案:漏極開路門;集電極開路門

三極管作為開關(guān)使用時，要提高開關(guān)速度，可以：（）

A:降低飽和深度B:采用抗飽和三極管C:采用有源泄放回路D:增加飽和深度

答案:降低飽和深度;采用抗飽和三極管;采用有源泄放回路

CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是：（）

A:高速度B:電源范圍寬C:低功耗D:抗干擾能力強

答案:電源范圍寬;低功耗;抗干擾能力強

對于TTL與非門閑置輸入端的處理，可以：（）

A:通過3kΩ電阻接電源B:接地C:接電源D:與有用輸入端并聯(lián)

答案:通過3kΩ電阻接電源;接電源;與有用輸入端并聯(lián)

在正邏輯條件下，如圖所示的邏輯電路為(

)。

A:與非門

B:非門

C:或門

D:與門

答案:與門

已知某二變量輸入邏輯門的輸入A、B及輸出Y的波形如圖所示，則可判斷該邏輯門為：(

)。

A:與非門

B:或非門

C:異或門

D:與門

答案:與門

第四章測試

編碼與譯碼是互逆的過程。（）

A:錯B:對

答案:對

共陽接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（）

A:錯B:對

答案:錯

八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（）

A:錯B:對

答案:錯

十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端的個數(shù)為：（）

A:4B:8C:16D:2

答案:4

欲對全班43個學(xué)生以二進制代碼編碼表示，最少需要二進制碼的位數(shù)是：（）

A:8B:43C:5D:6

答案:6

利用2個74LS138和1個非門，可以擴展得到1個（)線譯碼器。

A:無法確定B:3-8C:4-16D:2-4

答案:4-16

一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是：（）

A:4:10B:2:4C:1:10D:4:6

答案:4:10

已知74LS138譯碼器的輸入三個使能端（E1=1，E2A=E2B=0）時，地址碼A2A1A0=011，)。則輸出Y7～Y0是：（）

A:11111111B:11110111C:11111101D:10111111

答案:11110111

與4位串行進位加法器比較，使用超前進位全加器的目的是：（）

A:完成4位串行加法B:完成4位加法C:完成自動加法進位D:提高運算速度

答案:提高運算速度

如圖所示組合邏輯電路的功能為半加器。（）

A:對B:錯

答案:對

如圖所示所示組合邏輯電路的功能為：（）

A:判斷輸入變量是否相等

B:判斷輸入變量的奇偶性

C:實現(xiàn)輸入變量的相減

D:實現(xiàn)輸入變量的相加

答案:判斷輸入變量是否相等

用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)的邏輯圖如圖所示，則邏輯函數(shù)Y=AB+BC+AC。（）

A:對B:錯

答案:對

如圖所示，圖中Y的最簡與或表達(dá)式為：（）

A:B:C:D:

答案:

A:錯B:對

答案:錯

第五章測試

RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）

A:對B:錯

答案:對

由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時，觸發(fā)器的狀態(tài)為不定。（）

A:對B:錯

答案:錯

同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（）

A:對B:錯

答案:對

對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（）

A:錯B:對

答案:錯

下列觸發(fā)器中沒有約束條件的是：（）

A:邊沿D觸發(fā)器B:基本RS觸發(fā)器C:主從RS觸發(fā)器D:同步RS觸發(fā)器

答案:邊沿D觸發(fā)器

如果把觸發(fā)器的JK輸入端接到一起，該觸發(fā)器就轉(zhuǎn)換成（）觸發(fā)器。

A:RSB:T′C:TD:D

答案:T

同步RS觸發(fā)器的兩個輸入信號RS為00，要使它的輸出從0變成1，它的RS應(yīng)為：（）

A:00B:10C:01D:11

答案:01

如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的：（）

A:二倍頻B:二分頻C:不變D:四分頻

答案:不變

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為：（）

A:無法確定B:00C:01D:10

答案:01

邊沿式D觸發(fā)器是一種（）穩(wěn)態(tài)電路。（）

A:單B:雙C:多D:無

答案:雙

如果觸發(fā)器的次態(tài)僅取決于CP（）時輸入信號的狀態(tài)，就可以克服空翻。

A:上升（下降）沿B:無法確定C:低電平D:高電平

答案:上升（下降）沿

為實現(xiàn)如圖所示的觸發(fā)器邏輯功能轉(zhuǎn)換，虛線框中應(yīng)為：(

)。

A:或門

B:與門

C:異或門

D:非門

答案:非門

已知某觸發(fā)器的功能表如表所示（A、B為觸發(fā)器的輸入），則其輸出信號的表達(dá)式為：(

)。

A:B:C:D:

答案:

第六章測試

時序邏輯電路的特點是：電路任一時刻的輸出狀態(tài)與同一時刻的輸入信號有關(guān)，與原有狀態(tài)沒有任何的聯(lián)系。（）

A:對B:錯

答案:錯

異步時序電路的各級觸發(fā)器類型不同。（）

A:對B:錯

答案:錯

時序電路中一定含有記憶功能的器件。（）

A:對B:錯

答案:對

把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器。（）

A:對B:錯

答案:錯

計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（）

A:錯B:對

答案:錯

同步時序電路具有統(tǒng)一的時鐘CP控制。()

A:對B:錯

答案:對

同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的最顯著優(yōu)點是：（）

A:工作速度快B:不受時鐘CP控制C:觸發(fā)器利用率高D:電路簡單

答案:工作速度快

N個觸發(fā)器可以構(gòu)成能寄存()位二進制數(shù)碼的寄存器。

A:N-1B:NC:2ND:N+1

答案:N

根據(jù)組成計數(shù)器的各觸發(fā)器狀態(tài)翻轉(zhuǎn)的時間與CP的關(guān)系分類，計數(shù)器可分為哪兩種：（）

A:二、十和N進制B:摩爾型和米里型C:加法、減法及加減可逆D:同步和異步

答案:同步和異步

四個觸發(fā)器組成的環(huán)行計數(shù)器最多有多少個有效狀態(tài)。（）

A:4B:6C:16D:8

答案:4

8位移位寄存器，串行輸入時經(jīng)（）個脈沖后，8位數(shù)碼全部移入寄存器中。

A:2B:8C:4D:1

答案:8

下列電路中，不屬于時序邏輯電路的是：（）

A:數(shù)據(jù)選擇器B:譯碼器C:計數(shù)器D:移位寄存器

答案:數(shù)據(jù)選擇器;譯碼器

某計數(shù)器的輸出波形如圖所示，該計數(shù)器是：（

）

A:七進制計數(shù)器

B:五進制計數(shù)器C:四進制計數(shù)器D:六進制計數(shù)器

答案:六進制計數(shù)器

如圖所示的電路（圖中為上升沿Jk觸發(fā)器），設(shè)觸發(fā)器當(dāng)前狀態(tài)Q3

Q2

Q1為“100”，則在時鐘作用下，觸發(fā)器下一狀態(tài)（Q3

Q2

Q1）為：（）

A:“100”

B:“101”

C:“011”

D:“000”

答案:“011”

如圖所示的時序邏輯電路的功能為：（）

A:六進制加法計數(shù)器

B:六進制減法計數(shù)器

C:四進制減法計數(shù)器

D:四進制加法計數(shù)器

答案:四進制減法計數(shù)器

如圖所示時序邏輯電路的功能為同步四進制加法計數(shù)器。（）

A:對B:錯

答案:對

如圖所示時序邏輯電路的功能為四進制減法計數(shù)器。（）

A:錯B:對

答案:錯

如圖所示電路的邏輯功能為異步三進制加法計數(shù)器。（設(shè)觸發(fā)器的初態(tài)為零）（）

A:錯B:對

答案:錯

用集成計數(shù)器74HVC161構(gòu)成的計數(shù)器為八進制加計數(shù)器。（）

A:錯B:對

答案:錯

用集成計數(shù)器74HVC161構(gòu)成的計數(shù)器如圖(a)所示，則該計數(shù)器的狀態(tài)轉(zhuǎn)換圖為(b)。（）

A:錯B:對

答案:對

第七章測試

RAM與ROM比較，其缺點是掉電丟失信息。（）

A:錯B:對

答案:對

存儲器容量的擴展即是位數(shù)和字長的擴展。（）

A:對B:錯

答案:錯

隨機存取存儲器具有讀/寫功能。（）

A:對B:錯

答案:對

ROM一般用在需要頻繁讀寫數(shù)據(jù)的場合。（）

A:錯B:對

答案:錯

FPGA是現(xiàn)場可編程門陣列，屬于低密度可編程器件。（）

A:對B:錯

答案:錯

隨機存取存儲器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，則存儲器中的內(nèi)容將：（）

A:全部改變B:保持不變C:不確定D:全部為1

答案:不確定

要構(gòu)成容量為4K×8的RAM，需要多少片容量為256×4的RAM？（）

A:2B:8C:32D:4

答案:32

ROM的存儲容量為1K×8，則地址碼和數(shù)據(jù)線的位數(shù)分別為：（）

A:8；1B:1；8C:10；8D:8；10

答案:10；8

ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實現(xiàn)：（）

A:邏輯函數(shù)B:乘法運算C:代碼轉(zhuǎn)換D:計數(shù)器

答案:計數(shù)器

用1K×4位的DRAM設(shè)計4K×8位的存儲器的系統(tǒng)需要的芯片數(shù)是：（）

A:32B:8C:16D:4

答案:8

如圖所示用ROM實現(xiàn)的邏輯函數(shù)是（）。

A:B:C:D:

答案:

第八章測試

單穩(wěn)態(tài)觸發(fā)器狀態(tài)有一個穩(wěn)定狀態(tài)和一個暫穩(wěn)狀態(tài)。（）

A:錯B:對

答案:對

石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）

A:錯B:對

答案:錯

多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（）

A:錯B:對

答案:對

施密特觸發(fā)器能將緩慢變化的非矩形脈沖變換成邊沿陡峭的矩形脈沖。（）

A:錯B:對

答案:對

施密特觸發(fā)器可用于將三角波變換成正弦波。（）

A:錯B:對

答案:錯

555定時器不僅可以組成多諧振蕩器，而且還可以組成單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。（）

A:對B:錯

答案:對

單穩(wěn)態(tài)觸發(fā)器的輸出脈沖的寬度取決于：（）

A:觸發(fā)脈沖的寬度B:電源電壓的數(shù)值C:電路本身的電容、電阻的參數(shù)D:觸發(fā)脈沖的幅度

答案:電路本身的電容、電阻的參數(shù)

單穩(wěn)態(tài)觸發(fā)器的主要用途是：（）

A:延時、定時、存儲B:整形、鑒幅、定時C:整形、延時、鑒幅D:延時、定時、整形

答案:延時、定時、整形

為了提高多諧振蕩器頻率的穩(wěn)定性，最有效的方法是：（）

A:采用石英晶體振蕩器B:保持環(huán)境溫度不變C:提高電源的穩(wěn)定度D:提高電容、電阻的精度

答案:采用石英晶體振蕩器

能將正弦波變成同頻率方波的電路為：（）

A:555定時器B:多諧振蕩器C:施密特觸發(fā)器D:單穩(wěn)態(tài)觸發(fā)器

答案:施密特觸發(fā)器

用來鑒別脈沖信號幅度時，應(yīng)采用：（）

A:多諧振蕩器B:施密特觸發(fā)器C:雙穩(wěn)態(tài)觸發(fā)器D:單穩(wěn)態(tài)觸發(fā)器

答案:施密特觸發(fā)器

555集成定時器構(gòu)成的施密特觸發(fā)器，當(dāng)電源電壓為15V時，其回差電壓△UT值為：（）

A:2.5VB:5VC:15VD:10V

答案:5V

某電路的輸入波形UI

和輸出波形UO

如圖所示，則該電路為（

）。

A:施密特觸發(fā)器

B:單穩(wěn)態(tài)觸發(fā)器

C:JK觸發(fā)器

D:反相器

答案:單穩(wěn)態(tài)