半導(dǎo)體界面問(wèn)題概要

SemiconductorPhysics2023/11/211§1金屬半導(dǎo)體接觸（1）金屬半導(dǎo)體接觸的形成（2）金屬和半導(dǎo)體的功函數(shù)（3）金屬半導(dǎo)體接觸類型（4）熱平衡情形下金半接觸的能帶關(guān)系（5）實(shí)際金半接觸中表面態(tài)的影響（6）肖特基勢(shì)壘接觸的應(yīng)用

SemiconductorPhysics2023/11/212（1）金屬半導(dǎo)體接觸的形成金屬半導(dǎo)體接觸（M/S

Contact）結(jié)構(gòu)通常是通過(guò)在干凈的半導(dǎo)體表面淀積金屬而形成。利用金屬硅化物（Silicide）技術(shù)可以優(yōu)化和減小接觸電阻，有助于形成低電阻歐姆接觸。目前使用平面工藝制作面接觸。SemiconductorPhysics2023/11/213

(2)金屬和半導(dǎo)體的功函數(shù)功函數(shù):W=EVAC-EF,

(

EVAC--真空中靜止電子的能量,亦記作E0)功函數(shù)給出了固體中EF處的電子逃逸到真空所需的最小能量.

圖7-1SemiconductorPhysics2023/11/214金屬功函數(shù)

ZSemiconductorPhysics2023/11/215關(guān)于功函數(shù)的幾點(diǎn)說(shuō)明:①對(duì)金屬而言,功函數(shù)Wm可看作是固定的.功函數(shù)Wm標(biāo)志了電子在金屬中被束縛的程度.

對(duì)半導(dǎo)體而言,功函數(shù)與摻雜有關(guān)②功函數(shù)與表面有關(guān).③功函數(shù)是一個(gè)統(tǒng)計(jì)物理量SemiconductorPhysics2023/11/216對(duì)半導(dǎo)體,電子親和能χ是固定的,功函數(shù)與摻雜有關(guān)。半導(dǎo)體功函數(shù)與雜質(zhì)濃度的關(guān)系(表7-1)圖7-3?

n型半導(dǎo)體:WS=χ+(EC-EF)?p型半導(dǎo)體:WS=χ+[Eg-(EF-EV)]SemiconductorPhysics2023/11/217

(3)金屬半導(dǎo)體的接觸類型金屬半導(dǎo)體接觸分為具有整流作用的肖特基結(jié)和非整流作用的歐姆結(jié)。

肖特基結(jié)：又稱為肖特基勢(shì)壘接觸。1938年，肖特基提出，半導(dǎo)體內(nèi)穩(wěn)定的空間電荷形成的勢(shì)壘可能有整流作用。由此產(chǎn)生的勢(shì)壘模型就是所謂肖特基勢(shì)壘。金屬半導(dǎo)體形成的具有整流效應(yīng)的結(jié)稱為肖特基結(jié)。歐姆結(jié)：又稱為歐姆接觸。金屬半導(dǎo)體接觸也可能是非整流性的,即不管所加電壓極性如何，接觸電阻均可忽略，這種金屬半導(dǎo)體接觸稱為歐姆接觸。為實(shí)現(xiàn)電子系統(tǒng)中的相互連接，所有半導(dǎo)體器件和集成電路都必須有歐姆接觸。SemiconductorPhysics2023/11/218（4）熱平衡情形下M/S接觸的能帶關(guān)系假設(shè)金屬與半導(dǎo)體功函數(shù)差為：Wms，且一般情況下不為0。當(dāng)金屬和半導(dǎo)體形成接觸時(shí)，如果二者的功函數(shù)不同（費(fèi)米能級(jí)不等），則會(huì)發(fā)生載流子濃度和電勢(shì)的再分布，形成肖特基勢(shì)壘。通常會(huì)出現(xiàn)電子從功函數(shù)小（費(fèi)米能級(jí)高）的材料流向功函數(shù)大的材料，直到兩材料體內(nèi)各點(diǎn)的費(fèi)米能級(jí)相同（即Ef＝常數(shù)）為止。半導(dǎo)體體內(nèi)載流子的再分布會(huì)形成載流子耗盡或積累，并在耗盡區(qū)或積累區(qū)發(fā)生能帶彎曲，而在金屬體內(nèi)的載流子濃度和能帶基本沒(méi)有變化。SemiconductorPhysics2023/11/219★金屬和半導(dǎo)體接觸電勢(shì)差

一種典型情況:

討論M/n型半導(dǎo)體,Wm>Ws(阻擋層）①接觸電勢(shì)差--為了補(bǔ)償兩者功函數(shù)之差,金屬與半導(dǎo)體之間產(chǎn)生電勢(shì)差:

Vms=(Ws–Wm)/e

?當(dāng)Wm>Ws,

Vms<0(金屬一邊低電勢(shì))

（反阻擋層）?通常,可認(rèn)為接觸電勢(shì)差全部降落于空間電荷區(qū).SemiconductorPhysics2023/11/2110SemiconductorPhysics2023/11/2111②半導(dǎo)體一邊的勢(shì)壘高度:

VD

=∣Vms∣③表面勢(shì)—半導(dǎo)體表面相對(duì)于體內(nèi)的電勢(shì)

Vs=Vms④金屬一邊的勢(shì)壘高度(肖特基勢(shì)壘--SB):

eΦSB

=eΦns=

Wm–χ

?常常選擇ΦSB為描述金屬/半導(dǎo)體接觸勢(shì)壘的基本物理量(ΦSB幾乎與外加電壓無(wú)關(guān))SemiconductorPhysics2023/11/2112能帶電荷分布電場(chǎng)分布SemiconductorPhysics2023/11/2113M/S接觸的電勢(shì)分布和Poisson方程SemiconductorPhysics2023/11/2114SemiconductorPhysics2023/11/2115★金屬/半導(dǎo)體接觸的幾種情況對(duì)M/n型半導(dǎo)體:

?

Wm>Ws能帶上彎--電子勢(shì)壘

空間電荷—電離施主

?

Wm<Ws能帶下彎--電子勢(shì)阱空間電荷—電子積累勢(shì)壘—阻擋層,勢(shì)阱—反阻擋層SemiconductorPhysics2023/11/2116Wm>Ws電子勢(shì)壘W(wǎng)m<Ws電子勢(shì)阱SemiconductorPhysics2023/11/2117對(duì)M/p型半導(dǎo)體:

?Wm>Ws能帶上彎--空穴勢(shì)阱空間電荷—空穴積累

?

Wm<Ws能帶下彎--空穴勢(shì)壘空間電荷—電離受主SemiconductorPhysics2023/11/2118Wm<Ws空穴勢(shì)壘W(wǎng)m>Ws空穴勢(shì)阱SemiconductorPhysics2023/11/2119當(dāng)金屬與半導(dǎo)體形成緊密接觸時(shí)，在熱平衡下兩種材料的費(fèi)米能級(jí)必須相等。此外，真空能級(jí)必須是連續(xù)的。對(duì)于這種理想的情況，勢(shì)壘高度qфBn就是金屬功函數(shù)和半導(dǎo)體電子親和能之差。對(duì)于理想的金屬分別與N型、P型半導(dǎo)體接觸，其勢(shì)壘高度為：金屬半導(dǎo)體接觸的勢(shì)壘高度對(duì)給定的半導(dǎo)體，任何金屬在n型襯底和p型襯底上的勢(shì)壘高度之和總等于Eg。SemiconductorPhysics2023/11/2120實(shí)際測(cè)量的M/S肖特基勢(shì)壘參數(shù)與理論結(jié)果不一致，為了解釋實(shí)驗(yàn)結(jié)果，人們探討了各種可能影響和調(diào)整肖特基勢(shì)壘的因素，建立相應(yīng)的理論。這些因素包括：鏡像力和表面態(tài)M/S中的鏡像力和鏡像力引起的勢(shì)壘降低如果金屬和半導(dǎo)體功函數(shù)不同，則在形成M/S接觸達(dá)到熱平衡時(shí)，會(huì)發(fā)生載流子的再分布，并在半導(dǎo)體表面區(qū)域產(chǎn)生凈電荷。這種凈電荷會(huì)在金屬中感應(yīng)形成鏡像電荷，二者形成鏡像力，這種鏡像力的作用勢(shì)會(huì)引起肖特基勢(shì)壘高度的降低。這種由鏡像力引起的肖特基勢(shì)壘降低的值約在10~20mV范圍?！镧R像力對(duì)接觸勢(shì)壘的影響SemiconductorPhysics2023/11/2121（5）實(shí)際金半接觸中表面態(tài)的影響理論上,金屬一邊的勢(shì)壘高度

eΦSB

=eΦns=

Wm–χ實(shí)際上,ΦSB常常與金屬的種類關(guān)系不太大,而主要取決于表面態(tài)(界面態(tài))的影響:

半導(dǎo)體表面處,禁帶中存在表面態(tài).半導(dǎo)體與其表面態(tài)通過(guò)交換電子,達(dá)到相互平衡

(由于表面態(tài)的存在,)半導(dǎo)體表面產(chǎn)生空間電荷區(qū),能帶彎曲.

SemiconductorPhysics2023/11/2122以M/n型半導(dǎo)體為例,且Wm>Ws.①

單獨(dú)考慮表面態(tài):表面態(tài)在能隙中形成一個(gè)能帶.?設(shè)表面態(tài)的電中性能級(jí)距價(jià)帶頂為eΦ0由表面態(tài)的帶電狀態(tài),表面態(tài)可分為:?施主型表面態(tài)—被電子占據(jù)時(shí),呈電中性,失去電子后,呈正電性.?受主型表面態(tài)—空態(tài)時(shí),呈電中性,得到電子后,呈負(fù)電性.SemiconductorPhysics2023/11/2123對(duì)大多數(shù)半導(dǎo)體,表面態(tài)電中性能級(jí)距價(jià)帶頂大約有eΦ0=?Eg?對(duì)p型半導(dǎo)體,本征表面態(tài)常為施主型?對(duì)n型半導(dǎo)體,本征表面態(tài)常為受主型SemiconductorPhysics2023/11/2124②半導(dǎo)體與其表面態(tài)通過(guò)交換電子,達(dá)到相互平衡,具有統(tǒng)一的EF.當(dāng)表面態(tài)的密度很大,EF被表面態(tài)釘扎(釘扎于表面態(tài)電中性能級(jí)).

?對(duì)n型半導(dǎo)體:eVD=Eg–eΦ0–(Ec–EF)n

?對(duì)p型半導(dǎo)體:eVD=eΦ0–(EF

–EV)pSemiconductorPhysics2023/11/2125③考慮金屬/半導(dǎo)體:

當(dāng)帶有表面態(tài)的半導(dǎo)體與金屬接觸,要考慮這三者之間的電子交換.

平衡時(shí),金屬,表面態(tài)和半導(dǎo)體具有統(tǒng)一的EF.SemiconductorPhysics2023/11/2126對(duì)金屬/半導(dǎo)體接觸勢(shì)壘的小結(jié):

仍以M/n-S,勢(shì)壘接觸(Wm>Ws)為例:

eΦSB

=eVD+(Ec–EF)n

?當(dāng)不考慮表面態(tài):eΦSB

=

Wm–χ

?當(dāng)表面態(tài)的密度很高:

eΦSB

=Eg–

eΦ0--肖特基勢(shì)壘高度與金屬的Wm無(wú)關(guān).

SemiconductorPhysics2023/11/2127?一般情況下,可介于二者之間,則有:eΦSB

=(1-S)(Eg–

eΦ0)+S(

Wm–χ)?S稱為界面行為因子(與半導(dǎo)體材料有關(guān),與制造工藝有關(guān))

?

當(dāng)表面態(tài)密度很小,S

1

?

當(dāng)表面態(tài)密度很大,S

0SemiconductorPhysics2023/11/2128（6）金屬半導(dǎo)體肖特基勢(shì)壘接觸的應(yīng)用M/S接觸為金屬（M）與半導(dǎo)體（S）接觸形成的基本結(jié)構(gòu)，通常形成肖特基勢(shì)壘(ShottkyBarrier)，稱為肖特基接觸。影響肖特基勢(shì)壘的因素有：金屬和半導(dǎo)體的功函數(shù)、金屬感應(yīng)的鏡像電荷產(chǎn)生的鏡像勢(shì)、界面的陷阱態(tài)能級(jí)及其密度等。由此形成的結(jié)稱為肖特基二極管，可作為整流結(jié)（肖特基勢(shì)壘）器件使用。在特定的條件下M/S接觸也可形成歐姆型接觸。歐姆接觸，可為半導(dǎo)體器件之間的連接提供的低阻互連。SemiconductorPhysics2023/11/2129金半肖特基勢(shì)壘接觸的CV特性應(yīng)用金屬與n型半導(dǎo)體接觸，金屬一側(cè)有負(fù)表面電荷，半導(dǎo)體一側(cè)存在等量的但極性相反的正空間電荷。這種電荷分布和具有同樣電場(chǎng)分布的P+-N結(jié)完全相同，由此得到半導(dǎo)體表面耗盡層寬度為：金屬相對(duì)n型半導(dǎo)體加正電壓（正向偏置）時(shí)，上式中外加電壓V取正值；金屬相對(duì)n型半導(dǎo)體加負(fù)電壓即反向偏置時(shí)，外加電壓V取負(fù)值。SemiconductorPhysics2023/11/2130半導(dǎo)體內(nèi)單位面積的空間電荷QSC（C/cm2）和單位面積耗盡層電容C（F/cm2）可表示為：即通過(guò)測(cè)量金半接觸的C－V曲線，即可得到雜質(zhì)分布或者SemiconductorPhysics2023/11/2131§2肖特基勢(shì)壘二極管SemiconductorPhysics2023/11/2132★I-V特性的定性圖象①定性圖象--阻擋層的整流作用:(仍討論M/n-S

形成電子勢(shì)壘)

M/S接觸是多子器件.對(duì)M/n-S

形成的電子勢(shì)壘,其輸運(yùn)特性主要由電子決定.

?正向偏置,半導(dǎo)體一側(cè)電子勢(shì)壘降低,可形成較大的正向電流.

?反向偏置,半導(dǎo)體一側(cè)電子勢(shì)壘升高,反向電流很小.當(dāng)反向偏置加大,反向電流可趨于飽和.SemiconductorPhysics2023/11/2133圖7-10SemiconductorPhysics2023/11/21341938年，W.Schottky提出了基于整流二極管的理論，稱為肖特基二極管理論。這一理論以金屬和半導(dǎo)體功函數(shù)差為基礎(chǔ)。要定量討論I-V特性,必須討論電子是怎樣越過(guò)勢(shì)壘的.兩種近似模型:?擴(kuò)散理論—?jiǎng)輭緟^(qū)較厚,制約正向電流的主要是電子在空間電荷區(qū)的擴(kuò)散過(guò)程?熱電子發(fā)射理論—載流子的遷移率較高,電子能否通過(guò)勢(shì)壘區(qū),主要受制于勢(shì)壘高度.SemiconductorPhysics2023/11/2135SemiconductorPhysics2023/11/2136②熱電子發(fā)射理論的結(jié)果

?其中?有效里查孫常數(shù)

(書上,表7-4)SemiconductorPhysics2023/11/2137n為理想因子，I0為與不依賴電壓的部分，非理想效應(yīng)用n的取值來(lái)反映，n通常取1.0-1.21）其中I0

通過(guò)外推得到。2）可以從以前的式子得到勢(shì)壘高度，在分析中勢(shì)壘降低必須考慮。3）n從曲線斜率得到。SemiconductorPhysics2023/11/2138★肖特基勢(shì)壘二極管(SBD)p-n結(jié)二極管肖特基勢(shì)壘二極管SemiconductorPhysics2023/11/2139?肖特基勢(shì)壘二極管是多子器件,有優(yōu)良的高頻特性.

一般情況下,不必考慮少子的注入和復(fù)合.?肖特基勢(shì)壘二極管有較低的正向?qū)妷?

但反向擊穿電壓較低,反向漏電較高.?肖特基勢(shì)壘二極管具有制備上的優(yōu)勢(shì).

另外，SBD在正常工作條件下，比如小注入時(shí)少子電流比多子電流小幾個(gè)數(shù)量級(jí)以上。但在某些情況下，少子的影響也是顯著的，不能完全忽略，比如在大電流條件下，少子注入比隨電流密度增加而增大。SemiconductorPhysics2023/11/2140§3歐姆接觸歐姆接觸是金屬-半導(dǎo)體接觸的另一個(gè)重要應(yīng)用—作為器件引線的電極接觸(非整流接觸).歐姆接觸的要求:接觸電阻應(yīng)小到與半導(dǎo)體的體電阻相比可以忽略(不影響器件的電學(xué)特性).歐姆接觸的實(shí)現(xiàn):主要方法是對(duì)接觸處的半導(dǎo)體高摻雜,利用隧道效應(yīng),得到很小的接觸電阻SemiconductorPhysics2023/11/2141定義接觸電阻與半導(dǎo)體的體電阻或串聯(lián)電阻相比可以略去不計(jì)的金屬半導(dǎo)體接觸為歐姆接觸。作為器件引線，一個(gè)滿意的歐姆接觸不應(yīng)顯著降低器件性能。即，需要通過(guò)的電流在歐姆結(jié)上產(chǎn)生的電壓降要遠(yuǎn)小于在器件有源區(qū)產(chǎn)生的電壓降。表示歐姆接觸性質(zhì)的參量是比接觸電阻（接觸電阻率，又稱特征電阻），其定義為對(duì)于低摻雜濃度的金屬半導(dǎo)體接觸，為了有小的接觸電阻ρC，需要用低勢(shì)壘高度的金半接觸。

SemiconductorPhysics2023/11/2142對(duì)于高摻雜濃度半導(dǎo)體與金屬的接觸，勢(shì)壘寬度變得很窄，隧道電流可能起支配作用，隧道電流與穿透幾率成正比：SemiconductorPhysics2023/11/2143SemiconductorPhysics2023/11/2144SemiconductorPhysics2023/11/2145SemiconductorPhysics2023/11/2146SemiconductorPhysics2023/11/2147因此，為獲得小的接觸電阻ρC，需要用高摻雜濃度或低勢(shì)壘高度的接觸，或二者都用。①摻雜在1019cm-3以上時(shí)，金半接觸的隧道效應(yīng)顯著，為場(chǎng)發(fā)射情況。ρC主要受隧道效應(yīng)支配，且隨雜質(zhì)濃度的增加迅速下降。②摻雜在1014～1017cm-3時(shí)，溫度在室溫以上時(shí)，金半接觸的電流以熱電子發(fā)射為主，ρC基本上與摻雜無(wú)關(guān)。③摻雜在1017～1018cm-3時(shí)，既有熱電子發(fā)射電流又有隧道效應(yīng)引起的場(chǎng)發(fā)射電流，稱為熱電子場(chǎng)發(fā)射情況。半導(dǎo)體重?fù)诫s能與許多金屬形成接近理想的歐姆接觸，而輕摻雜與金屬形成歐姆接觸時(shí)必須選擇勢(shì)壘高度很低的金屬或合金才行。SemiconductorPhysics2023/11/2148§4理想MOS結(jié)構(gòu)

(1)

理想MOS結(jié)構(gòu)的定義

(2)

理想MOS結(jié)構(gòu)的能帶圖

(3)理想MOS結(jié)構(gòu)的各種狀態(tài)

(4)各種狀態(tài)下的電勢(shì)和電荷分布（5）半導(dǎo)體表面電場(chǎng)效應(yīng)SemiconductorPhysics2023/11/2149（1）理想MOS結(jié)構(gòu)金屬-氧化物(SiO2)-半導(dǎo)體(Si)（MOS）結(jié)構(gòu)是主流半導(dǎo)體器件CMOS的重要組成部分，典型的結(jié)構(gòu)如Al/SiO2/p-Si，其基本的能帶結(jié)構(gòu)參數(shù)如下圖所示。SemiconductorPhysics2023/11/2150SemiconductorPhysics2023/11/2151理想MOS結(jié)構(gòu)的定義首先討論p-Si作為襯底的理想的MOS結(jié)構(gòu)。所謂理想的MOS結(jié)構(gòu)滿足如下一些條件：金屬與半導(dǎo)體的功函數(shù)相同，即：φM

=φS?Vms=0氧化層是理想的絕緣體，即電阻率無(wú)窮大，沒(méi)有體電荷和缺陷態(tài)存在；?

Qox=0氧化層與半導(dǎo)體Si界面是理想的界面，即沒(méi)有界面電荷和界面態(tài)存在；金屬與氧化層界面是理想的界面，沒(méi)有界面缺陷存在。?

Qss=0SemiconductorPhysics2023/11/2152（2）理想MOS結(jié)構(gòu)的能帶圖熱平衡情形能帶結(jié)構(gòu)：1）三種材料接觸構(gòu)成MOS結(jié)構(gòu)，在熱平衡情況下Ef=常數(shù)，正如schottky接觸或P-N結(jié)二極管。2）通過(guò)SiO2的電流為0，因此，MOS結(jié)構(gòu)由靠自身結(jié)構(gòu)首先由非平衡達(dá)到平衡的過(guò)程將非常漫長(zhǎng)，或者需要通過(guò)輔助的導(dǎo)電路徑，實(shí)現(xiàn)熱平衡。理想MOS的平衡能帶圖對(duì)于MOS結(jié)構(gòu)，重要的是了解不同偏置電壓下的能帶結(jié)構(gòu)和電荷分布情形SemiconductorPhysics2023/11/2153SemiconductorPhysics2023/11/2154（3）理想MOS結(jié)構(gòu)的各種狀態(tài)在理想的情形，由于在Si中沒(méi)有凈的電流存在，因此，在各種柵壓條件下，Si內(nèi)費(fèi)米能級(jí)將保持平直，這意味著在各種柵壓下，半導(dǎo)體都可作為熱平衡狀態(tài)處理。通常將Si表面電勢(shì)相對(duì)于Si體內(nèi)電勢(shì)的變化稱為表面勢(shì)。在各種柵壓條件下，MOS結(jié)構(gòu)的能帶將會(huì)出現(xiàn)：積累、平帶、耗盡、反型等幾種情形。需要了解不同柵壓下，表面勢(shì)、電荷分布的變化情況。SemiconductorPhysics2023/11/2155（4）理想MOS結(jié)構(gòu)各種狀態(tài)下的電荷和電勢(shì)分布平帶情形：表面勢(shì)為0的情形。積累情形：Si表面產(chǎn)生多子積累的情形，對(duì)P-Si來(lái)說(shuō)，是空穴積累的情形，Si表面的價(jià)帶將更靠近費(fèi)米能級(jí)，發(fā)生能帶向上彎曲的現(xiàn)象。耗盡情形：半導(dǎo)體表面發(fā)生多子耗盡的情形。對(duì)P-Si，發(fā)生空穴耗盡，能帶向下彎曲，表面勢(shì)為正值。反型情形：半導(dǎo)體表面發(fā)生少子濃度超過(guò)多子濃度的情形，故稱為反型。此時(shí)，能帶向下彎曲，并在表面處，費(fèi)米能級(jí)低于本征費(fèi)米能級(jí)。這種表面出現(xiàn)少子濃度高于多子濃度的現(xiàn)象是在外加場(chǎng)作用下發(fā)生的，稱為場(chǎng)效應(yīng)反型現(xiàn)象。SemiconductorPhysics2023/11/2156積累和耗盡情形（1）在硅中費(fèi)米能級(jí)依然是常數(shù)。（2）空穴積累時(shí)，空穴濃度在硅表面處比體中大，硅表面處EV

和EF比較接近，能帶向上彎曲。積累的表面空穴分布在硅表面很窄的德拜長(zhǎng)度內(nèi)，可近似看成薄層電荷，這一情形和平行板電容相似。（3）耗盡時(shí)，Si表面出現(xiàn)載流子耗盡，表面電荷表現(xiàn)為耗盡電荷。耗盡層隨柵壓的增加而變寬（以增加耗盡電荷量）。SemiconductorPhysics2023/11/2157反型時(shí)情形達(dá)到反型后，隨柵壓增加，在半導(dǎo)體表面區(qū)域的電荷將包括耗盡電荷和反型的載流子電荷兩部分；而且隨柵壓的增加將只有很小的電勢(shì)降在半導(dǎo)體上，因?yàn)榘雽?dǎo)體表面很小的電勢(shì)增量將使電子濃度增加很多SemiconductorPhysics2023/11/2158SemiconductorPhysics2023/11/2159（5）半導(dǎo)體表面電場(chǎng)效應(yīng)空間電荷區(qū):半導(dǎo)體中呈現(xiàn)非電中性(出現(xiàn)靜電荷)的區(qū)域表面空間電荷區(qū)起因:屏蔽外界影響產(chǎn)生的電場(chǎng)

[外電場(chǎng);表面態(tài);表面原子吸附或薄層覆蓋;界面]特點(diǎn):表面空間電荷區(qū)中存在電場(chǎng),能帶發(fā)生彎曲.表面勢(shì)VS—半導(dǎo)體表面相對(duì)于體內(nèi)的電勢(shì)值

SemiconductorPhysics2023/11/2160定性圖象:

設(shè)半導(dǎo)體表面有外電場(chǎng)

i(以指向半導(dǎo)體表面為正).半導(dǎo)體

i

>0(VS>0)

i

<0(VS<0)n型電子積累

表面耗盡,

表面反型

p型表面耗盡,空穴積累表面反型SemiconductorPhysics2023/11/2161p型

i

>0(VS>0)

SemiconductorPhysics2023/11/2162對(duì)表面空間電荷區(qū)的一般討論:

解泊松方程(空間電荷區(qū)中電勢(shì)滿足的方程)

其中SemiconductorPhysics2023/11/2163求解方程,可得到表面空間電荷層的基本參數(shù):

?表面電場(chǎng)強(qiáng)度Es(Vs)

?表面空間電荷面密度Qsc(Vs)

?單位面積的空間電荷層電容Csc(Vs)

應(yīng)用C-V特性研究表面空間電荷層SemiconductorPhysics2023/11/2164我們將直接討論各種典型情況下的空間電荷區(qū),給出半定量或定性的結(jié)果:?當(dāng)外加電場(chǎng)

i變化(外加電壓變化),表面勢(shì)VS(表面空間電荷層)隨之變化?討論表面空間電荷面密度QSC和空間電荷層電容(單位面積)CSC隨表面勢(shì)VS的變化SemiconductorPhysics2023/11/2165以p型半導(dǎo)體表面為例①表面積累(多數(shù)載流子堆積狀態(tài)):

?當(dāng)

i

<0

,表面空穴積累,QSC>0

能帶上彎,VS<0

?空穴積累于靠近表面的薄層,且隨表面勢(shì)數(shù)值的增加而迅速增加.

?CSC很大SemiconductorPhysics2023/11/2166①②SemiconductorPhysics2023/11/2167②表面耗盡:

?

i>0

,VS>0

,能帶下彎,QSC<0

?

當(dāng)0<VS<2VB,可應(yīng)用耗盡層近似其中,eVB=(Ei-EF)p

?此時(shí),-ρ(x)=eNA,泊松方程為:SemiconductorPhysics2023/11/2168?解泊松方程,得到:SemiconductorPhysics2023/11/2169③表面反型(強(qiáng)反型):?當(dāng)VS=2VB

耗盡層寬度達(dá)到最大

?

i

繼續(xù)增加,VS

>2VB,表面nS>pB

?

CSC很大

SemiconductorPhysics2023/11/2170③SemiconductorPhysics2023/11/2171圖8-7SemiconductorPhysics2023/11/2172一維電子勢(shì)阱中的2DEG

?當(dāng)VS

>2VB,半導(dǎo)體表面出現(xiàn)反型層(MOS器件中稱為溝道),即電子勢(shì)阱?當(dāng)勢(shì)阱寬度足夠窄,勢(shì)阱中的電子即稱為一維電子勢(shì)阱中的2DEG:

勢(shì)阱中的電子在平行于界面(勢(shì)阱壁)方向的運(yùn)動(dòng),可視作二維準(zhǔn)自由電子的運(yùn)動(dòng);在垂直于界面(勢(shì)阱壁)方向的運(yùn)動(dòng),必須考慮量子效應(yīng)--能量量子化.SemiconductorPhysics2023/11/2173①②③SemiconductorPhysics2023/11/2174圖8-6①②③SemiconductorPhysics2023/11/2175④表面平帶狀態(tài):

?

VS

=0,QSC

=0,但CSC≠0

?泊松方程:

?方程的解為:SemiconductorPhysics2023/11/2176

?平帶電容

?德拜長(zhǎng)度SemiconductorPhysics2023/11/2177對(duì)半導(dǎo)體表面空間電荷區(qū)電容的小結(jié):?表面積累,CSC很大?表面耗盡?表面反型,CSC很大?表面平帶SemiconductorPhysics2023/11/2178§6MOS結(jié)構(gòu)的C-V特性

(1)

MOS結(jié)構(gòu)的微分電容

(2)

理想MOS結(jié)構(gòu)的低頻C-V特性

(3)理想MOS結(jié)構(gòu)的高頻C-V特性

(4)實(shí)際MOS結(jié)構(gòu)及其C-V特性SemiconductorPhysics2023/11/2179

★MOS結(jié)構(gòu)的微分電容

?柵壓--VG=VOX+VS,

?當(dāng)不考慮表面態(tài)電荷,半導(dǎo)體的總電荷面密度--QS

=QSC=-QG

?MOS結(jié)構(gòu)的微分電容

C

dQG/dVG

SemiconductorPhysics2023/11/2180

定義:?氧化層電容—COXdQG/dVOX=εox

ε0

/dox

?空間電荷區(qū)電容—

CSC

-dQSC/dVS,

則有:等效電路模型表征MOS結(jié)構(gòu)中能夠存儲(chǔ)電荷的因素包括柵氧化層和Si半導(dǎo)體層，其中，Si層的電荷存儲(chǔ)能力與表面勢(shì)相關(guān)SemiconductorPhysics2023/11/2181SemiconductorPhysics2023/11/2182SemiconductorPhysics2023/11/21832、平帶情形 在平帶電壓（VFB）情形下，Si表面將沒(méi)有電荷存在，但是由于我們所討論的電容為小信號(hào)交變電容。因此，在平帶情形下，施加很小的交變電壓，仍會(huì)在Si表面德拜長(zhǎng)度范圍內(nèi)感應(yīng)電荷的產(chǎn)生。將平帶情形對(duì)應(yīng)的MOS電容稱為平帶電容。由于在平帶情形下，交變電壓感應(yīng)的電荷不會(huì)恰好在氧化層下表面產(chǎn)生，而是發(fā)生在距氧化層下Si表面德拜長(zhǎng)度內(nèi)，因此平帶情形的Si電容與Si中感應(yīng)電荷分布的德拜長(zhǎng)度有關(guān)。SemiconductorPhysics2023/11/2184SemiconductorPhysics2023/11/2185SemiconductorPhysics2023/11/2186SemiconductorPhysics2023/11/2187SemiconductorPhysics2023/11/2188SemiconductorPhysics2023/11/2189★低頻（準(zhǔn)靜態(tài)）C-V特性總結(jié)一下低頻情形下的電容隨柵壓變化特征，其中不考慮隨柵壓變化頻率對(duì)Si中感應(yīng)的載流子的產(chǎn)生和復(fù)合的影響（準(zhǔn)靜態(tài)情形）。①VG<0,VS<0,表面積累

CSC很大,(C/Cox)→1,MOS結(jié)構(gòu)的電容呈現(xiàn)為Cox。SemiconductorPhysics2023/11/2190②VG=0,VS=0表面平帶

在平帶電壓（VFB）處不存在電荷，但是施加很小的電壓，就會(huì)在德拜長(zhǎng)度范圍內(nèi)產(chǎn)生電荷。換句話說(shuō)，平均電荷不會(huì)恰好在氧化層下表面產(chǎn)生，而是在離氧化層下表面德拜長(zhǎng)度內(nèi)。因此在VFB處的電容為氧化層電容Cox和Si電容Cs的串聯(lián)電容。SemiconductorPhysics2023/11/2191③VG>0,0<VS<2VB表面耗盡SemiconductorPhysics2023/11/2192④

VG>VT,VS>2VB,表面強(qiáng)反型,CSC很大,(C/Cox)→1閾值電壓(開(kāi)啟電壓)[半導(dǎo)體表面剛達(dá)到強(qiáng)反型時(shí)所加的柵壓]VT

=VOX+VS=-(Qdm

/COX)+2VB

Qdm

=-eNA

dm

一旦反型層（Inversion）形成，電容開(kāi)始增加，Si電容逐漸開(kāi)始轉(zhuǎn)變?yōu)橹饕煞葱蛯与姾呻S表面勢(shì)的變化決定。SemiconductorPhysics2023/11/2193①②③MOS結(jié)構(gòu)的C-V特性曲線圖SemiconductorPhysics2023/11/2194圖8-11SemiconductorPhysics2023/11/2195⑤摻雜,氧化層厚度對(duì)C-V曲線的影響:

摻雜越大,or/and氧化層厚度dox越大

?CFB/COX越大

?VT越大—極值右移

?CdM越大—極值上移SemiconductorPhysics2023/11/2196★高頻C-V特性?表面積累,表面耗盡,高低頻特性一樣?

VG>VT,VS>2VB,表面強(qiáng)反型,

高頻時(shí),反型層中電子的增減跟不上頻率的變化,空間電荷區(qū)電容呈現(xiàn)的是耗盡層電容最小值?MOS結(jié)構(gòu)的電容也呈現(xiàn)最小值不再隨偏壓VG呈現(xiàn)顯著變化

SemiconductorPhysics2023/11/2197反型層電荷主要由少數(shù)載流子決定，在低頻時(shí)，它隨電場(chǎng)的變化而變化，反型電容起重要作用。當(dāng)頻率高于某一頻率值時(shí)，反型層電荷（少子電荷）將不能交變信號(hào)，即少子的產(chǎn)生復(fù)合的速度跟隨不上電場(chǎng)頻率的變化，于是反型層電荷將不隨交變電場(chǎng)變化，這意味著與反型層電荷相關(guān)的交變電容為0。假設(shè)少子的響應(yīng)時(shí)間由少數(shù)載流子產(chǎn)生－復(fù)合電流決定。在響應(yīng)時(shí)間內(nèi)，要能夠產(chǎn)生足夠的少子補(bǔ)償耗盡層電荷的作用。SemiconductorPhysics2023/11/2198則響應(yīng)時(shí)間為：該值的典型值為：0.1~10秒。因此，當(dāng)交變電壓信號(hào)的頻率高于100Hz時(shí)，反型層電荷將跟不上柵壓的變化，只有耗盡電荷（多子行為）能夠跟隨電壓信號(hào)的變化而變化，于是，Si電容只由耗盡層電容決定，由此確定的最小電容值發(fā)生在發(fā)生強(qiáng)反型的最大耗盡層厚度情形，表達(dá)式為：SemiconductorPhysics2023/11/2199圖8-12SemiconductorPhysics2023/11/21100③③SemiconductorPhysics2023/11/21101★深耗盡狀態(tài)當(dāng)偏壓VG的變化十分迅速,且其正向幅度大于VT,則:

即使表面勢(shì)VS>2VB,反型層也來(lái)不及建立,耗盡層寬度隨偏壓幅度的增大而增大--深耗盡狀態(tài)當(dāng)表面處于深耗盡--隨VG增加,d增加(>dM),MOS結(jié)構(gòu)的電容不再呈現(xiàn)為最小值.Semic