集成電路綜合實驗課前導(dǎo)語

集成電路綜合實驗

電磁波與電路實驗

上課地址：7108辦公地址：3308課程引言課程目的：通過實驗加深對射頻、模擬和數(shù)?；旌霞呻娐吩O(shè)計知識的理解；掌握使用商業(yè)用EDA工具軟件進行電路設(shè)計，為以后的研究和工作打基礎(chǔ)；掌握集成電路從設(shè)計、驗證、流片到測試的全過程；以合理的方式完成正確的設(shè)計，為以后的創(chuàng)新性研究打基礎(chǔ)。第一講課程引言及相關(guān)基礎(chǔ)課程安排器件特性參數(shù)仿真實驗電路單元實驗定制設(shè)計：模擬、射頻、數(shù)?；旌蠁卧攵ㄖ圃O(shè)計：數(shù)字系統(tǒng)（選作）綜合性實驗設(shè)計流片（選優(yōu)）期末考察：綜合實驗報告實驗時間地點地點：7教108（IC設(shè)計室）；時間：每周四下午（4個學時）；實驗課堂要求：課堂簽到課堂講授實驗內(nèi)容（15分鐘）實驗操作及數(shù)據(jù)記錄撰寫實驗報告參考書目：[1]何樂年,王憶.模擬集成電路設(shè)計與仿真,北京：科學出版社，2008[2]ChristopherSaintandJudySaint，集成電路版圖設(shè)計(影印版)，清華大學出版社，2004[3](美)黑斯廷斯著；王志功主譯.模擬電路版圖藝術(shù),北京：清華大學出版社，2007[4]李智群，王志功.射頻集成電路與系統(tǒng).北京：科學出版社，2008[5]Cadence軟件使用說明書[6](美)Samir

Palnitkar著；夏宇聞,胡燕祥,刁嵐松等譯,VerilogHDL數(shù)字設(shè)計與綜合,北京：電子工業(yè)出版社，2004[7]馬建國,孟憲元,FPGA現(xiàn)代數(shù)字系統(tǒng)設(shè)計,北京：清華大學出版社，2010

…相關(guān)基礎(chǔ)(一)UNIX（LINUX）操作系統(tǒng)的基本操作實驗課使用的工具均為unix（LINUX）環(huán)境下的軟件，由于unix

（LINUX）系統(tǒng)比windows計算效率高、穩(wěn)定性好，大部分的工程設(shè)計均基于該系統(tǒng)

Unix（LINUX）系統(tǒng)中可以使用窗口界面進行文件管理，也可以使用命令行的方式進行，后者的效率更高同windows中類似，利用鼠標的左鍵可以選中，移動文件和目錄，移動過程中按照control鍵可以進行拷貝；右鍵可以進行相關(guān)操作命令行界面terminal的常用命令包括：

ls

－－list顯示本目錄下的內(nèi)容

cd－－changedirectory改變目錄

cp－－copy，也可以用controlc和controlv等快捷鍵

rm－－remove刪除

ln－－link鏈接，類似于windows中建立快捷方式

gzip－－壓縮文件

tar－－打包文件（二）集成電路設(shè)計方法

電路設(shè)計就是完成滿足一定約束條件的、可以正確實現(xiàn)某種功能的電路產(chǎn)品。受到以下約束條件：速度、面積、功耗、可靠性、可測性…集成電路設(shè)計方法：自頂向下Vs自底向上抽象具體全定制方法適合于小規(guī)模的設(shè)計，半定制方法適合大規(guī)模設(shè)計.優(yōu)缺點：

全定制設(shè)計方法半定制設(shè)計方法標準單元：用于構(gòu)建電路的門電路一般設(shè)計成矩形，以便于集成如果進一步要求門電路滿足高度相等，電源的寬度和位置相同等標準的形式，這樣的門電路就稱為標準單元在標準單元內(nèi)部可能會有面積的浪費，但是有利于減小工作量并可能減少整體版圖面積如果把常用的基本布爾邏輯都做成標準單元，任意邏輯電路的版圖就可以用這些單元的版圖搭建起來標準單元庫的版圖可以用到相同工藝的不同設(shè)計中更為重要的是，如果把某個數(shù)字電路內(nèi)的邏輯功能全部用標準單元庫中的單元來表示，即門級網(wǎng)表，就可以全部采用該庫中的單元構(gòu)建該電路的版圖，這就是半定制的版圖設(shè)計方法半定制設(shè)計過程：半定制方法Vs全定制方法比較（三）EDA概述EDA應(yīng)用于三方面：

印制電路板的設(shè)計（PCB）可編程數(shù)字系統(tǒng)設(shè)計（CPLD、

FPGA、SOPC）

IC設(shè)計（ASIC,Soc）EDA軟件功能分類：

設(shè)計工具（以人機接口環(huán)境為主）綜合工具（處理設(shè)計目標）設(shè)計中采用的輸入方法：數(shù)字IC設(shè)計：硬件描述語言，狀態(tài)機，原理圖模擬IC設(shè)計：圖形輸入，SIPCE語言輸入

PLD設(shè)計：HDL語言輸入，原理圖，狀態(tài)機，波形輸入

PCB設(shè)計：原理圖輸入IC設(shè)計工具按其用途分類：（1）設(shè)計輸入與仿真工具（Cadence公司的Virtuosocomposer、Verilog-XL、NC-verilog

）（2）綜合工具（Synopsys公司的DCExpert，Cadence公司的BuilderGates，Magma公司的BlastRTL）（3）布局和布線（CadencePKS和SE-PKS，Synopsys的PhysicalCompiler,Magma公司的BlastFusion）（4）物理版圖設(shè)計和驗證工具（Cadence公司的VirtuosoLayoutEditor，Synopsys公司的ComsSE,Tanner公司的

L-edit）（5）模擬電路編輯與仿真（Synopsys公司的HSpice

，Cadence公司的SpectreSimulator,Tanner公司的S-edit）VHDL仿真行為綜合邏輯綜合可測性設(shè)計低功耗設(shè)計布局布線后仿真SynopsysAltaEpicSynopsysIKOSCadenceCompassSynopsysVantageVantageCadenceSynopsysSynopsysCompassMentorGraphicsCadenceAvant!MentorGraphicsSunriseSynopsysCompassEDA主要供應(yīng)商：EDA業(yè)界三強：

Cadence，強項為IC版圖設(shè)計和PCB設(shè)計

Synopsys，強項為邏輯綜合

MentorGraphics，強項為PCB設(shè)計和深亞微米IC設(shè)計驗證和測試CadenceEDA產(chǎn)品簡介：

產(chǎn)品涵蓋：包括系統(tǒng)頂層設(shè)計與仿真、信號處理、電路設(shè)計與仿真、PCB設(shè)計與分析、FPGA及ASIC設(shè)計以及深亞微米IC設(shè)計等。邏輯設(shè)計與驗證工具：

Verilog-xl仿真器

LeapfrogVHDL仿真器

AffirmaNCVerilog仿真器

AffirmaNCVHDL仿真器

Verifault-XL故障仿真器

VeriSure代碼覆蓋率檢查工具

EnvisiaBuildGates綜合工具全定制IC設(shè)計工具：

VirtuosSchematicComposerAnalogDesignEnvironment

VirtuosLayoutEditorSpectraVirtuosoLayoutSynthesizer

Assura

dracula

DivaSysnopsys

公司主要產(chǎn)品

Apollo-II（為SoC設(shè)計服務(wù)的布局布線系統(tǒng)）

Hercules（層次化的物理驗證）

PrimeTime（全芯片，門級靜態(tài)時序分析）

Saber（混合信號、混合技術(shù)仿真器）

SaberDesigner（簡單易用、交互能力強的設(shè)計工具）

VCS（先進的RTL及門級驗證平臺）

Vera（為功能驗證提供測試向量自動生成）

Cosmos-Scope（圖形化波形分析儀）

CosmosLE（自動化的版圖全定制）

ComosSE（全定制的自動化仿真環(huán)境）

HSPICE（高精度電路仿真）

NanoSim（存儲器和混合信號驗證）

Mentor公司的主要產(chǎn)品：

MentorDFT（深亞微米集成電路的設(shè)計測試）

Calibreproductsuite（深亞微米集成電路的版圖驗證）

ModelSim

，Eldo

，MentorGraphics（深亞微米集成電路的系統(tǒng)設(shè)計仿真）

BlastRTL（高容量，快速的邏輯綜合器和靜態(tài)時序分析模塊）

BlastFusion（完整的從門級網(wǎng)表到芯片的物理設(shè)計系統(tǒng)）（四）Cdence的系統(tǒng)組織結(jié)構(gòu)大多數(shù)Cadence工具使用同樣的庫模型，庫結(jié)構(gòu)按目錄結(jié)構(gòu)組織數(shù)據(jù)，這利于不同工具之間的數(shù)據(jù)交互和一致操作。物理組織邏輯組織目錄庫子目錄單元子目錄視圖TermsandDefinitions庫（library）：特定工藝相關(guān)的單元集合單元（cell）：構(gòu)成系統(tǒng)或芯片模塊的設(shè)計對象視圖（view）：單元的一種預(yù)定義類型的表示CIW：命令解釋窗口屬性（attributes）：預(yù)定義的名稱-值對的集合搜索路徑（searchpath）：指向當前工作目錄和工作庫的指針環(huán)境設(shè)置1.cshrc

文件設(shè)置

.cshrc文件中指定Cadence軟件和licence

文件所在的路徑2.cdsenv

文件設(shè)置

.cdsenv

文件包含了Cadence軟件的一些初始設(shè)置，該文件用SKILL語言寫，Cadence可直接執(zhí)行；用于設(shè)置啟動時的環(huán)境變量；3.cdsinit

文件設(shè)置

該文件是在Cadence中啟動時運行的SKILL腳本文件。該文件配置了很多Cadence的環(huán)境配置，包括使用的文本編輯器、熱鍵設(shè)置、仿真器的默認配置等。如果Cadence沒有找到.cdsinit

文件，軟件中的快捷鍵等功能都不能適用。4工藝文件（technologyfile)

技術(shù)文件包含了設(shè)計必需的很多信息，對設(shè)計，尤其是版圖設(shè)計很重要。它包含層的定義，符號化器件定義，幾何、物理、電學設(shè)計規(guī)則，以及一些針對特定Cadence工具的規(guī)則定義，如自動布局布線的規(guī)則，版圖轉(zhuǎn)換成GDSII時所使用層號的定義。ADE中對默認使用的spectre

仿真器來說，應(yīng)當使用.scs