用4種方式實(shí)現(xiàn)三人表決電路

工程二：三人表決電路設(shè)計(jì)1一、設(shè)計(jì)思路1．使用中、小規(guī)模集成電路來(lái)設(shè)計(jì)組合電路是最常見(jiàn)的邏輯電路設(shè)計(jì)方法。設(shè)計(jì)組合電路的一般步驟如下圖。22．組合邏輯電路的設(shè)計(jì)步驟：①根據(jù)對(duì)邏輯功能要求，列真值表②由真值表寫出邏輯表達(dá)式③根據(jù)要求化簡(jiǎn)和變換邏輯函數(shù)表達(dá)式④根據(jù)要求畫出邏輯圖⑤芯片選擇，接成實(shí)物⑥分析并比較設(shè)計(jì)的優(yōu)劣設(shè)計(jì)目標(biāo)：電路簡(jiǎn)單，所用器件最少,可靠性好等.3二、三人表決電路設(shè)計(jì)要求：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)〞的原那么決定。方法：〔1〕：只用74LS00，74LS20實(shí)現(xiàn)。〔SSI設(shè)計(jì)〕〔2〕：用74LS138和74LS20實(shí)現(xiàn)。〔MSI設(shè)計(jì)〕〔3〕：用74LS151或LS153實(shí)現(xiàn)?！睲SI設(shè)計(jì)〕4列出真值表如右表所示。輸入輸出ABCL00000010010001111000101111011111分析：①設(shè)A、B、C：三人的意見(jiàn)。同意為邏輯“1〞；不同意為邏輯“0〞L：表決結(jié)果。事件通過(guò)為邏輯“1〞；沒(méi)通過(guò)為邏輯“0〞②由真值表寫出邏輯表達(dá)式：方法一〔用SSI設(shè)計(jì)〕：〔用74LS00，74LS20〕5③用卡諾圖進(jìn)行化簡(jiǎn)。

1011

010010ABCL1111④畫出邏輯圖。圖三人多數(shù)表決器邏輯圖⑤選擇芯片并連接。TTL:2輸入與門：74LS004輸入與非門：74LS206用74LS00和74LS20實(shí)物接線如下:7方法二〔用譯碼器138和與非門74LS20設(shè)計(jì)〕用譯碼器138和與非門74LS20的實(shí)物接線圖8方法三：〔用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)設(shè)計(jì)〕2．將輸入變量接至數(shù)據(jù)選擇器的地址輸入端，即A=A2，B=A1，C=A0。輸出變量接至數(shù)據(jù)選擇器的輸出端，即L=Y。將邏輯函數(shù)L的最小項(xiàng)表達(dá)式與74151的功能表相比較，YAD3474151G7DDDD162DY1DD02A5A0ABCY01顯然，Y式中出現(xiàn)的最小項(xiàng)，對(duì)應(yīng)的數(shù)據(jù)輸入端應(yīng)接1，Y式中沒(méi)出現(xiàn)的最小項(xiàng)，對(duì)應(yīng)的數(shù)據(jù)輸入端應(yīng)接0。即D3=D5=D6=D7=1；D0=D1=D2=D4=0。9用數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)接線圖10方法四：〔用4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)該邏輯函數(shù)含有三個(gè)邏輯變量，可選其中的兩個(gè)(A,B)作為數(shù)據(jù)選擇器的地址輸入變量，一個(gè)(C)作為數(shù)據(jù)輸入變量。將邏輯函數(shù)F整理后與Y比較，可得：

11用數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)接線圖12比較：結(jié)論:MSI設(shè)計(jì)優(yōu)于SSI設(shè)計(jì)的。電路形式需芯片