2023年汽車尾燈控制器的設(shè)計(jì)EDA大作業(yè)_第1頁(yè)
2023年汽車尾燈控制器的設(shè)計(jì)EDA大作業(yè)_第2頁(yè)
2023年汽車尾燈控制器的設(shè)計(jì)EDA大作業(yè)_第3頁(yè)
2023年汽車尾燈控制器的設(shè)計(jì)EDA大作業(yè)_第4頁(yè)
2023年汽車尾燈控制器的設(shè)計(jì)EDA大作業(yè)_第5頁(yè)
已閱讀5頁(yè),還剩9頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

EDA技術(shù)課程大作業(yè)

設(shè)計(jì)題目:汽車尾燈控制器的設(shè)計(jì)

學(xué)生姓名:______________________________

學(xué)號(hào):___________________________

專業(yè)班級(jí):___________________________

2023年6月2日

汽車尾燈控制器的設(shè)計(jì)

1.設(shè)計(jì)背景和設(shè)計(jì)方案

1.1設(shè)計(jì)背景

隨著社會(huì)的發(fā)展,科學(xué)技術(shù)也在不斷的進(jìn)步,狀態(tài)機(jī)的應(yīng)用越來(lái)越廣泛?,F(xiàn)

代交通越來(lái)越擁擠,安全問(wèn)題日益突出,在這種情況下汽車尾燈控制器的設(shè)計(jì)成

為解決交通安全問(wèn)題一種好的途徑。

隨著著集成電路和計(jì)算機(jī)技術(shù)的飛速發(fā)展,EDA技術(shù)應(yīng)運(yùn)而生,它是一種高

級(jí)、快速、有效的電子設(shè)計(jì)自動(dòng)化技術(shù)。EDA將大量的電路功能集成到一個(gè)芯

片中,并且可以由用戶自行設(shè)計(jì)邏輯功能,提高了系統(tǒng)的集成度和可靠性。運(yùn)用ED

A技術(shù)可以方便、快捷設(shè)計(jì)電路系統(tǒng)。本次設(shè)計(jì)就是運(yùn)用EDA技術(shù),根據(jù)狀態(tài)

機(jī)原理實(shí)現(xiàn)了汽車尾燈常用控制。

1.2設(shè)計(jì)方案

1.2.1系統(tǒng)設(shè)計(jì)規(guī)定

根據(jù)現(xiàn)代交通規(guī)則,汽車尾燈控制器應(yīng)滿足以下基本規(guī)定:

(1).汽車正常使用是指示燈不亮

(2).汽車右轉(zhuǎn)時(shí),右側(cè)的一盞燈亮

(3).汽車左轉(zhuǎn)時(shí),左側(cè)的一盞燈亮

(4).汽車剎車時(shí),左右兩側(cè)的指示燈同時(shí)亮

(5).汽車夜間行駛時(shí),左右兩側(cè)的指示燈同時(shí)一直亮,供照明使用

1.2.2系統(tǒng)組成及原理圖

汽車尾燈控制器就是一個(gè)狀態(tài)機(jī)的實(shí)例。當(dāng)汽車正常行駛時(shí)所有指示燈都不

亮;當(dāng)汽車向右轉(zhuǎn)彎時(shí),汽車右側(cè)的指示燈RD1亮;當(dāng)汽車向左側(cè)轉(zhuǎn)彎時(shí),汽車左

側(cè)的指示燈LD1亮;當(dāng)汽車剎車時(shí),汽車右側(cè)的指示燈RD2和汽車左側(cè)的指示

燈LD2同時(shí)亮;當(dāng)汽車在夜間行駛時(shí),汽車右側(cè)的指示燈RD3和汽車左側(cè)的指示

燈LD3同時(shí)一直亮。通過(guò)設(shè)立系統(tǒng)的輸入信號(hào):系統(tǒng)時(shí)鐘信號(hào)CLK,汽車左轉(zhuǎn)

彎控制信號(hào)LEFT,汽車右轉(zhuǎn)彎控制信號(hào)RIGHT,剎車信號(hào)BRAKE,夜間行駛

信號(hào)NIGHT和系統(tǒng)的輸出信號(hào):汽車左側(cè)3盞指示燈LD1、LD2、LD3和汽車

右側(cè)3盞指

RDKRD2、RD3實(shí)現(xiàn)以上功能。系統(tǒng)的整體組裝設(shè)計(jì)原理如圖1所示。

2.方案實(shí)行

汽車尾燈控制器有4個(gè)模塊組成,分別為:時(shí)鐘分頻模塊、汽車尾燈主控模

塊,左邊燈控制模塊和右邊燈控制模塊,以下介紹各模塊的具體設(shè)計(jì)。

2.1時(shí)鐘分頻模塊

整個(gè)時(shí)鐘分頻模塊的工作框圖如圖2所示。

SN

圖2時(shí)鐘分頻模塊工作框圖

時(shí)鐘分頻模塊由VHDL程序來(lái)實(shí)現(xiàn),下面是其中的一段VHDL代碼:

ARCHITECTUREARTOFSZIS

SIGNALCOUNT:STD_LOGIC_VECT0R(7DOWNTO0);

BEGIN

PROCESS(CLK)

BEGIN

IFCLK'EVENTANDCLK='1'THEN

COUNT<=COUNT+1;

ENDIF;

ENDPROCESS;

CP<=COUNT(3);

ENDART;

2.2汽車尾燈主控模塊

汽車尾燈主控模塊工作框圖如圖3所示。

圖3主控模塊工作框圖

汽車尾燈主控模塊由VHDL程序來(lái)實(shí)現(xiàn),下面是其中的一段VHDL代碼:

ARC11ITECTUREARTOFCTRLIS

BEGIN

NIGHT_LED<=NIGHT;

BRAKE_LED<=BAKE;

PROCESS(LEFT,RIGHT)

VARIABLETEMP:STD_LOGIC_VECTOR(1DOW

NTO0);

BEGIN

TEMP:=LEFT&RIGHT;

CASETEMPIS

WHEN"00"=>LP<='0,;RP<=ZO';LR<=/O';

WHEN"01"=>LP<='O';RP<=,1';LR<='0';

WHEN"10"=>LP<=z1';RP<='0';LR<='0';

WHENOTHERS=>LP<='Oz;RP<=ZO';LR<=1;

ENDCASE;

ENDPROCESS;

ENDART;

2.3左邊燈控制模塊

左邊燈控制模塊的工作框圖如圖4所示。

圖4左邊燈控制模塊的工作框圖

左邊燈控制模塊由VHDL程序來(lái)實(shí)現(xiàn),下面是其中的一段VHDL代碼:

ARCHITECTUREARTOFLCIS

BEGIN

LEDB<=BRAKE;

LEDN<=NIGHT;

PROCESS(CLK,LP,LR)

BEGIN

IFCLKZEVENTANDCLK=TTHEN

IF(LR='0')THEN

IF(LP='0")THEN

LEDL<='0';

ELSE

LEDL<=Z1';

ENDIF;

ELSE

LEDL<='0';

ENDIF;

ENDIF;

ENDPROCESS;

ENDART;

2.4右邊燈控制模塊

右邊燈控制模塊的工作框圖如圖5所示。

圖5右邊燈控制模塊的工作框圖

右邊燈控制模塊由VHDL程序來(lái)實(shí)現(xiàn),下面是其中的一段VHDL代碼:

ARCHITECTUREARTOFRCIS

BEGIN

LEDB<=BRAKE;

LEDN<=NIGHT;

PROCESS(CLK,RP,LR)

BEGIN

IFCLK'EVENTANDCLK='1'THEN

IF(LR='O')THEN

IF(RP='Oz)THEN

LEDR<='0';

ELSE

LEDR<='1';

ENDIF;

ELSE

LEDR<='0z;

ENDIF;

ENDIF;

ENDPROCESS;

ENDART;

3.結(jié)果和結(jié)論

3.1分頻模塊仿真及分析

分頻模塊由VHDL程序?qū)崿F(xiàn)后,其仿真圖如圖6所示。

NameValue100.0ns200.0ns300.0ns400.0ns500.0ns600.0ns700.0ns800.0ns900.0ns1.

2cp0II

圖6分頻模塊仿真圖

對(duì)其仿真圖進(jìn)行仿真分析:如圖所示,一方面生成一個(gè)600ns的時(shí)鐘脈沖,

通過(guò)時(shí)鐘分頻把600ns的脈沖提成一個(gè)40ns的脈沖,實(shí)現(xiàn)了信號(hào)同步。

3.2汽車尾燈主控模塊仿真及分析

汽車尾燈主控模塊由VHDL程序?qū)崿F(xiàn)后,其仿真圖如圖7所示。

對(duì)時(shí)序仿真圖進(jìn)行分析:RIGHT,LEFT,NIGHT,BRAKE為輸入信號(hào),RIGH

T為1表達(dá)右轉(zhuǎn),LEFT為1表達(dá)左轉(zhuǎn),NIGHT為1表達(dá)夜間行路,BRAKE為1

表達(dá)剎車。RP.LP,NIGHT_LED,BRAKE_LED為輸出信號(hào)。如圖所示:當(dāng)RIGHT

為1時(shí),產(chǎn)生一個(gè)RP為1的信號(hào)脈沖輸出,當(dāng)LEFT為1時(shí),產(chǎn)生一個(gè)LP為1

的信號(hào)脈沖輸出,當(dāng)NIGHT為1時(shí),產(chǎn)生一個(gè)NIGHT_LED為1的信號(hào)脈沖輸

出。當(dāng)BRAKE為1時(shí),產(chǎn)生一個(gè)BRAKE_LED為1的信號(hào)脈沖輸出。

3.3左邊燈控制模塊仿真及分析

左邊燈控制模塊由VHDL程序?qū)崿F(xiàn)后,其仿真圖如圖8所示。

圖8左邊燈控制模塊時(shí)序仿真圖

對(duì)時(shí)序仿真圖進(jìn)行分析:LP,LR,NIGHT,BRAKE為輸入信號(hào),LP為1表達(dá)左

轉(zhuǎn),LR為1表達(dá)右轉(zhuǎn),NIGHT為1表達(dá)夜間行路,BRAKE為1表達(dá)剎車。LEDL,

LEDB,LEDN為輸出信號(hào),表達(dá)汽車左側(cè)的三盞燈。如圖所示:當(dāng)LP為1時(shí),LED

L輸出為1表達(dá)左側(cè)燈亮,當(dāng)BRAKE為1時(shí),LEDB輸出為1表達(dá)左側(cè)燈亮,當(dāng)

NIGHT為1時(shí),LEDN輸出為1表達(dá)左側(cè)燈亮。當(dāng)LR為1時(shí),左側(cè)三盞燈輸出均

為0。即沒有燈亮。

3.4右邊燈控制模塊仿真及分析

右邊燈控制模塊由VHDL程序?qū)崿F(xiàn)后,其仿真圖如圖9所示。

對(duì)時(shí)序仿真圖進(jìn)行分析:RP,LR,NIGHT,BRAKE為輸入信號(hào),LR為1表

達(dá)左轉(zhuǎn),RP為1表達(dá)右轉(zhuǎn),NIGHT為1表達(dá)夜間行路,BRAKE為1表達(dá)剎車。

LEDR,LEDB,LEDN為輸出信號(hào),表達(dá)汽車右側(cè)的三盞燈。如圖所示:當(dāng)RP為1

時(shí),LEDR輸出為1表達(dá)右側(cè)燈亮,當(dāng)BRAKE為1時(shí),LEDB輸出為1表達(dá)右側(cè)

燈亮,當(dāng)NIGHT為1時(shí),LEDN輸出為1表達(dá)右側(cè)燈亮。當(dāng)LR為1時(shí),右側(cè)三盞

燈輸出均為0。即沒有燈亮。

3.5整個(gè)系統(tǒng)仿真及分析

按圖1組裝系統(tǒng)后的仿真圖如圖10所示。

圖10整個(gè)系統(tǒng)仿真圖

對(duì)時(shí)序仿真圖進(jìn)行分析:RIGHT,LEFT,NIGHT,BRAKE為輸入信號(hào),RI

GHT為1表達(dá)右轉(zhuǎn),LEFT為1表達(dá)左轉(zhuǎn),NIGHT為1表達(dá)夜間行路,BRAKE為1

表達(dá)剎車。RD1,RD2,RD3為輸出信號(hào),表達(dá)汽車右側(cè)的三盞燈。LD1,LD2,LD3

為輸出信號(hào),表達(dá)汽車左側(cè)的三盞燈。如圖所示:當(dāng)RIGHT為1時(shí),RD1輸出為

1表達(dá)右側(cè)燈亮,當(dāng)LEFT為1時(shí),LD1為輸出為1表達(dá)左側(cè)燈亮,當(dāng)NIGHT為1

時(shí),LD2,RD2輸出均為1,表達(dá)左,右兩側(cè)各有一盞燈亮。當(dāng)BRAKE為1時(shí),LD

3,RD3輸出均為1,表達(dá)左,右兩側(cè)各有一盞燈亮。

4.附件

4.1各個(gè)模塊程序

4.1.1主控模塊

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

ENTITYCTRLIS

PORT(LEFT,RIGHT,BRAKE,NIGHT:INSTD_LOGIC;

LP,RP,LR,BRAKE_LED,NIGHT_LED:OUTSTD_LOG

IC);

END;

ARCHITECTUREARTOFCTRLIS

BEGIN

NIGHT_LED<=NIGHT;

BRAKE_LED<=BAKE;

PROCESS(LEFT,RIGHT)

VARIABLETEMP:STD_LOGIC_VECTOR(1DOW

NTO0);

BEGIN

TEMP:=LEFT&RIGHT;

CASETEMPIS

WHEN"00"=>LP<='0";RP<-0z;LR<='0';

WHEN"01"=>LP<='0';RP<='l';LR<='0/;

WHEN"10"=>LP<='1';RP<='0';LR<='O';

WHENOTHERS=>LP<='OZ;RP<='OZ;LR<='1/;

ENDCASE;

ENDPROCESS;

ENDART;

4.1.2時(shí)鐘分頻模塊

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYSZIS

PORT(CLK:INSTD_LOGIC;

CP:OUTSTD_LOGIC);

END;

ARCHITECTUREARTOFSZIS

SIGNALCOUNTSTD_LOGIC_VECTOR(7DOWNTO0);

BEGIN

PROCESS(CLK)

BEGIN

IFCLK'EVENTANDCLK='1'THEN

COUNT<=COUNT+1;

ENDIF;

ENDPROCESS;

CP<=COUNT(3);

ENDART;

4.1.3右邊燈控制模塊

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

ENTITYRCIS

PORT(CLK,RP,LR-BRAKE,NIGHT:INSTD_LOGIC;

LEDR,LEDB,LEDN:OUTSTD_LOGIC);

END;

ARCHITECTUREARTOFRCIS

BEGIN

LEDB<=BRAKE;

LEDN<=NIGHT;

PROCESS(CLK,RP,LR)

BEGIN

IFCLK'EVENTANDCLK='1/THEN

IF(LR='0')THEN

IF(RP='O')THEN

LEDR<='O';

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論