fpga圖像處理開發(fā)平臺用戶手冊rev1

目簡 功能實(shí) 目簡 功能實(shí) 簡 DDR2引腳分 擴(kuò)展 電源接 外部晶 復(fù)位按 擴(kuò)展 簡 HDMI接 視頻輸出接 視頻輸入接 ARM控制 實(shí)時(shí)時(shí) 4)串 擴(kuò)展 SD 2這款FPGA視頻圖像處理開發(fā)平臺是根據(jù)本公司一個(gè)視頻圖像處理項(xiàng)目進(jìn)這款FPGA視頻圖像處理開發(fā)平臺是根據(jù)本公司一個(gè)視頻圖像處理項(xiàng)目進(jìn)FPGADDR2分利用了FPGA并行處理的能力，加上兩片DDR2構(gòu)建32bit總線，整個(gè)系統(tǒng)10Gb/s；DDR22Gbit，滿足視頻處理過程中對高緩沖區(qū)的需求。我們選用的FPGA為ALTERA公司CYCLONEIV系列的EP4CE30F23C6NFPGACYCLONEIV級別最高的C6級別，可以實(shí)現(xiàn)FPGA和DDR2之間的時(shí)鐘頻率達(dá)到200M，DDR2內(nèi)部400M，充分滿足了四路1080p視頻處理的需求。3我們選用了我們選用了Techwell公司的TW2867,可輸入4路復(fù)合視頻信號，節(jié)省IO;可用BT656、BT601等格式輸入；VGA我們選用了ADI公司的ADV7123視頻D/A轉(zhuǎn)換芯片，最高支持1080P@60Hz輸出；HDMISilionImageSIL9134HDMI（DVI）編碼芯片，最高支持1080P@60Hz輸出，支持3D輸出。（STM32F103配置各接口芯片和FPGA。4BT656因此，通?？梢杂玫囊曨l信號員有很多，比如BT656因此，通?？梢杂玫囊曨l信號員有很多，比如監(jiān)控?cái)z像頭，通過此開發(fā)板，可以實(shí)現(xiàn)四路監(jiān)控?cái)z像頭通過顯示器566FPGAFPGA這款核心板使用了MICRON司MT47H64M16HRDDR2片，容量1Gbit；兩DDR232bit線模式，2G容量，帶寬高達(dá)10Gb；這樣的配置，可以滿足41080p，下圖為DDR2的部分原理圖（詳細(xì)的請看我們提供的原理圖7DDR2FPGADDR2FPGA1.8V8(二DDR29FPGAFPGA(二DDR29FPGAFPGA(三FPGA(三FPGA3321.27mm2*5010.5mmFPCP1，P22*50P3FPC下面鏈接，查看如何通過JTAG口實(shí)現(xiàn)固化程序。FPGAFPGAFPGAFPGAFPGAFPGA四路視頻輸入TW2867一路視頻輸出ADV7171四路視頻輸入TW2867一路視頻輸出ADV7171HDMIARMVGA輸出colorbar實(shí)驗(yàn)；HDMI輸出colorbar實(shí)驗(yàn)；I2C通信實(shí)驗(yàn)；HDMI顯示YcbcrHDMI顯示Ycbcrcolourbar 4TW2867VGA44TW2867HDMI4通過VGA實(shí)現(xiàn)畫中畫（PIP）模式;將上述4個(gè)實(shí)驗(yàn)整合在一起，實(shí)現(xiàn)4路視頻輸入以后，可通過VGA(二VGAFPGAFPGA(三HDMIHDMISilionImageSIL9134其中，SIL9134IICSTM32F103STM32F103(三HDMIHDMISilionImageSIL9134其中，SIL9134IICSTM32F103STM32F103SIL9134進(jìn)行初始化和控制操作，其他引腳與FPGA相連。ARM接口原理接口實(shí)物接口原理接口實(shí)物FPGA公司的其中，ADV7171的IICSTM32F103STM32F103hdmihdmihdmihdmihdmihdmihdmihdmihdmi公司的其中，ADV7171的IICSTM32F103STM32F103hdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmihdmiARMARM視頻出處接口實(shí)物我們選用了Techwell公司的TW2867,可輸入4路復(fù)合視頻信號，F(xiàn)PGA視頻出處接口實(shí)物我們選用了Techwell公司的TW2867,可輸入4路復(fù)合視頻信號，F(xiàn)PGA其中，TW2867的IIC接口和復(fù)位引腳與STM32F103相連，通過其中，TW2867的IIC接口和復(fù)位引腳與STM32F103相連，通過視頻輸入接口原理ARM視頻輸入接口實(shí)物(六ARM（STM32F103視頻輸入接口實(shí)物(六ARM（STM32F103各接口芯片和FPGA。FPGA1)實(shí)時(shí)時(shí)鐘實(shí)時(shí)時(shí)鐘原理圖實(shí)時(shí)時(shí)鐘實(shí)物圖ARM實(shí)時(shí)時(shí)鐘原理圖實(shí)時(shí)時(shí)鐘實(shí)物圖ARMARMARMARMARM串口原理串口實(shí)物通過串口原理串口實(shí)物通過FPGA2*20ARM擴(kuò)展口原理圖FPGAFPGA123456789擴(kuò)展口原理圖FPGA