《數(shù)字邏輯》07-08期末考試試題(A卷)VIP

PAGEPAGE2武漢大學(xué)計(jì)算機(jī)學(xué)院《數(shù)字邏輯》期末考試試題（A卷）2007—2008學(xué)年第二學(xué)期（閉卷考試）班號(hào)：學(xué)號(hào)：姓名：成績：（注：答案全部寫在答題紙上）一、填空題（每空1分，共16分）1、（27.5）10=（）2=（）162、已知x=-0.1011，則[x]補(bǔ)=（）3、奇偶校驗(yàn)碼可檢測(cè)（）位錯(cuò)，但不能定位和糾錯(cuò)4、每個(gè)雙穩(wěn)態(tài)觸發(fā)器可記錄（）位二進(jìn)制碼5、十進(jìn)制數(shù)347對(duì)應(yīng)的8421BCD碼是（）6、三態(tài)門的三種輸出狀態(tài)是（）、（）、（）7、有兩個(gè)相同型號(hào)的TTL與非門，甲的開門電平為1.6V,乙的開門電平為1.7V，試問在輸入相同高電平時(shí)，（）的抗干擾能力強(qiáng)。8、的反函數(shù)是（），對(duì)偶函數(shù)是（）9、組合邏輯電路的競(jìng)爭可分為（）競(jìng)爭和（）競(jìng)爭兩種類型。10、用5G555構(gòu)成的單穩(wěn)觸發(fā)器的暫穩(wěn)態(tài)持續(xù)時(shí)間tw的寬度與（）有關(guān)。11、脈沖異步時(shí)序邏輯電路的狀態(tài)（）同時(shí)變化的。二、單項(xiàng)選擇題（每空2分，共14分）1、能夠直接將輸出端相連實(shí)現(xiàn)“線與”的邏輯門是（）A.與門B.或門C.OC門D.與或非門2、三一八譯碼器74138能夠正常工作的條件是使能端必須為（）A.100B.011C.101D.1103、對(duì)上升沿觸發(fā)的鐘控觸發(fā)器，其狀態(tài)翻轉(zhuǎn)的時(shí)刻發(fā)生在（）A.CP為0時(shí)B.CP由0到1時(shí)C.CP由1到0時(shí)D.CP為1時(shí)4、同步時(shí)序邏輯電路中，狀態(tài)編碼采用相鄰編碼法的主要目的是（）A.減少觸發(fā)器個(gè)數(shù)B.提高電路可靠性C.提高電路工作速度D.減少電路中的邏輯門，使電路結(jié)構(gòu)最簡5、電平異步時(shí)序邏輯電路，不允許兩個(gè)或兩個(gè)以上輸入信號(hào)（）A.同時(shí)為1B.同時(shí)為0C.同時(shí)改變D.同時(shí)出現(xiàn)6、對(duì)完全確定原始狀態(tài)表中的5個(gè)狀態(tài)A、B、C、D、E進(jìn)行化簡，若有（B、C）、（B、D）等效，則最簡狀態(tài)表中只有（）個(gè)狀態(tài)A.2B.3C.4D.57、某同步時(shí)序邏輯電路的最簡狀態(tài)表中有11個(gè)狀態(tài)，則設(shè)計(jì)該電路最少需要（）個(gè)觸發(fā)器。A.3B.4C.5D.15三、化簡邏輯函數(shù)（每小題5分，共10分）1、用代數(shù)法把函數(shù)化成最簡與一或式11AB11&F1F211AB11&F1F2F3F4&&&四、分析題（每小題10分，共20分）1、分析圖1所示組合邏輯電路①寫出輸出函數(shù)表達(dá)式②列出真值表③說明電路功能圖1y2yy2y12、分析圖2所示脈沖異步時(shí)序邏輯電路①寫出激勵(lì)函數(shù)表達(dá)式②作出狀態(tài)表和狀態(tài)圖圖2③作出時(shí)間圖并說明電路功能（設(shè)初態(tài)y2y1=00）圖2五、設(shè)計(jì)題（每小題10分，共20分）1、作出“1111”序列檢測(cè)器的Moore模型原始狀態(tài)圖和狀態(tài)表，電路有一個(gè)串行輸入端x，一個(gè)輸出端z。當(dāng)x輸入的隨機(jī)序列中出現(xiàn)連續(xù)4個(gè)或4個(gè)以上1時(shí)，輸出z為1，否則z為0，其典型輸入輸出序列如下：輸入x：011011111010輸出z：0000000110002、用J-k觸發(fā)器和適當(dāng)?shù)倪壿嬮T設(shè)計(jì)一個(gè)Mealy模型同步八進(jìn)制可逆計(jì)數(shù)器。電路有一個(gè)輸入x，一個(gè)輸出z。x=0在時(shí)鐘脈沖作用下，作加1計(jì)數(shù)，x=1作減1計(jì)數(shù)；輸出z等于1表示進(jìn)位或借位。（J-k觸發(fā)器激勵(lì)表如下）：JK000110110d1dd1d0六、綜合應(yīng)用題（每小題10分，共20分）1、用PLA設(shè)計(jì)一個(gè)組合邏輯電路，該電路用于比較二個(gè)一位二進(jìn)制數(shù)A、B的大小，產(chǎn)生大于（F1）、小于（F2）、等于（F3）三種比較結(jié)果2、用四位