數(shù)字電路與邏輯設(shè)計(jì)復(fù)習(xí)資料(含答案)

數(shù)字電路與邏輯設(shè)計(jì)復(fù)習(xí)資料一、單項(xiàng)選擇題1.十進(jìn)制數(shù)53轉(zhuǎn)換成八進(jìn)制數(shù)應(yīng)為（B）。A.64B.65C.66D.1101012.將十進(jìn)制數(shù)(18)10轉(zhuǎn)換成八進(jìn)制數(shù)是（B）。A.20B.22C.213.十進(jìn)制數(shù)53轉(zhuǎn)換成八進(jìn)制數(shù)應(yīng)為（D）。A.62B.63C.64D.4.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有（D）種取值組合。A.B.C.D.5.為了避免干擾，MOS與門的多余輸入端不能（A）處理。A.懸空B.接低電平C.與有用輸入端并接D.以上都不正確6.以下電路中可以實(shí)現(xiàn)“線與”功能的有（C）。A.TTL與非門B.TTL或非門C.OC門D.TTL異或門7.用6264型RAM構(gòu)成一個(gè)位的存儲(chǔ)器，需要（D）根地址線。A.12B.13C.14D.158.同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（B）。A.沒有觸發(fā)器B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)9.用6264型RAM構(gòu)成位的存儲(chǔ)器，需要（D）片進(jìn)行擴(kuò)展。A.4B.8C.14D.1610.邏輯函數(shù)=（D）。A.B.AC.D.B11.函數(shù)的反函數(shù)為（C）。A.B.C.D.12.在圖1所示的TTL電路中，輸出應(yīng)為（B）。A.F＝0B.F＝1C.F＝AD.F＝圖113.將展開成最小項(xiàng)表達(dá)式應(yīng)為（A）。A.B.C.D.14.用異或門實(shí)現(xiàn)反相功能，多余輸入端應(yīng)接（B）。A.地B.高電平C.低電平D.以上都不正確15.同相等的邏輯函數(shù)表達(dá)式是（D）。A.B.C.D.16.圖2是CMOS電路，則輸出（C）。A.B.C.D.圖217.下面可以實(shí)現(xiàn)線與的是（B）。A.TTL門B.OC門C.三態(tài)門D.以上都不可以18.用6264型RAM構(gòu)成一個(gè)位的存儲(chǔ)器，需要（A）根地址線。A.14B.13C.12D.1119、三變量函數(shù)F(A,B,C)=A+BC的最小項(xiàng)表示中不含下列哪項(xiàng)（A）。A.m2B.m5C.m3D.20、一片64k×8存儲(chǔ)容量的只讀存儲(chǔ)器（ROM），有（C）。A.64條地址線和8條數(shù)據(jù)線B.64條地址線和16條數(shù)據(jù)線C.16條地址線和8條數(shù)據(jù)線D.16條地址線和16條數(shù)據(jù)線21、16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是（D）。A.16B.32C.162D.22、一個(gè)64選1的數(shù)據(jù)選擇器有（A）個(gè)選擇控制信號(hào)輸入端。A.6B.16C.32D.23、函數(shù)的結(jié)果是（C）。A.ABB.C.D.24、芯片74LS04中，LS表示：（B）。A.高速COMSB.低功耗肖特基C.低速肖特基D.低密度高速25、下列等式不正確的是（C）。A.;B.(A+B)(A+C)=A+BCC.;D.26．用或非門構(gòu)成鐘控R-S觸發(fā)器發(fā)生競(jìng)爭(zhēng)現(xiàn)象時(shí)，輸入端的變化是（A）。A、00→11B、01→10C、11→00D、27.對(duì)n個(gè)變量，最小項(xiàng)的個(gè)數(shù)為（C）。A.B.C.D.28.使用TTL集成門電路時(shí)，為實(shí)現(xiàn)總線系統(tǒng)應(yīng)該選用（B）門電路。A.集電極開路TTL與非門B.三態(tài)輸出門C.TTL或非門D.OD門29.芯片74LS00中，LS表示（B）A.高速COMSB.低功耗肖特基C.低速肖特基D.低密度高速30.將一個(gè)JK觸發(fā)器轉(zhuǎn)變成T觸發(fā)器，JK觸發(fā)器的輸入應(yīng)該采取的連接方式：（C）A.B.C.D.31.對(duì)于含有約束項(xiàng)的邏輯函數(shù)，用卡諾圖化簡(jiǎn)時(shí)，任意項(xiàng)（C）處理。A.必須當(dāng)作0B.必須當(dāng)作1C.方便化簡(jiǎn)時(shí)當(dāng)作1，不方便化簡(jiǎn)時(shí)當(dāng)作0D.以上都不正確32.用全加器將8421BCD碼轉(zhuǎn)換成余3BCD碼時(shí)，其中固定的一個(gè)輸入端應(yīng)接（A）。A.0011B.1100C.1101D.1000二、填空題1.（0111）8421BCD＝（7）10。2.已知，則其對(duì)偶函數(shù)為。3.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有;種取值組合。4.為了避免干擾，MOS門的多余輸入端不能懸空處理。5.在單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、施密特觸發(fā)器中具有兩個(gè)穩(wěn)態(tài)的電路是施密特觸發(fā)器。6.已知一個(gè)四變量的邏輯函數(shù)的標(biāo)準(zhǔn)最小項(xiàng)表示為F(a，b，c，d)＝，那么用最小項(xiàng)標(biāo)準(zhǔn)表示,以及。7.如果用J-K觸發(fā)器來實(shí)現(xiàn)T觸發(fā)器功能，則T,J,K三者關(guān)系為T=J=K；如果要用J-K觸發(fā)器來實(shí)現(xiàn)D觸發(fā)器功能，則D,J,K三者關(guān)系為D=J=。8.要構(gòu)成17進(jìn)制計(jì)數(shù)器最少需要5個(gè)觸發(fā)器。TTL與門多余輸入端應(yīng)該接高電平（1），TTL或門多余輸入端應(yīng)該接低電平（0）。邏輯函數(shù)=B。數(shù)字電路按照功能可以分為組合邏輯電路和時(shí)序邏輯電路。時(shí)鐘觸發(fā)器根據(jù)時(shí)鐘控制信號(hào)有效時(shí)機(jī)的不同，可以把觸發(fā)控制的方式分為兩大類，即電平觸發(fā)控制方式和邊沿觸發(fā)控制方式。直接寫出下列函數(shù)的反演式和對(duì)偶式：；=；=。在單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、施密特觸發(fā)器中具有兩個(gè)穩(wěn)態(tài)的電路是施密特觸發(fā)器，具有兩個(gè)暫態(tài)的電路是多諧振蕩器。三、分析題1.分析圖3所示電路的邏輯功能，其中，電路有3個(gè)輸入變量A，B，C和1個(gè)控制變量M。。圖3解：由此列出真值表M=0M=1當(dāng)M＝0時(shí)實(shí)現(xiàn)“意見一致”功能，即A，B，C狀態(tài)一致時(shí)輸出為1；當(dāng)M＝1時(shí)實(shí)現(xiàn)“多數(shù)表決”功能，即輸出與A，B，C中多數(shù)的狀態(tài)一致。2.分析圖4所示電路的邏輯功能，寫出的狀態(tài)轉(zhuǎn)移表（設(shè)初始置入的數(shù)據(jù)為0010）。圖4解：置入的數(shù)據(jù)，。由此列出狀態(tài)轉(zhuǎn)移表。電路實(shí)現(xiàn)模9的計(jì)數(shù)分頻。3.分析圖5所示電路的邏輯功能，其中，74LS283是四位二進(jìn)制加法器，為控制變量。圖5解：（1）當(dāng)時(shí)，，一組數(shù)是，另一組數(shù)是，電路實(shí)現(xiàn)兩組數(shù)的加法功能。（2）當(dāng)時(shí)，，一組數(shù)是，另一組數(shù)是取反加1，電路實(shí)現(xiàn)兩組數(shù)的減法功能。4.寫出圖6所示電路的驅(qū)動(dòng)方程、狀態(tài)轉(zhuǎn)移方程、輸出方程和狀態(tài)轉(zhuǎn)移表，并分析其邏輯功能(設(shè)初始狀態(tài)為000)。圖64.解：驅(qū)動(dòng)方程狀態(tài)轉(zhuǎn)移方程和輸出方程狀態(tài)轉(zhuǎn)移表電路為模7異步計(jì)數(shù)器，具有自啟動(dòng)功能。DQQACP＝15.寫出圖7DQQACP＝1（a）（b）圖7解：6.分析如圖8由3線-8線譯碼器74LS138構(gòu)成的電路，寫出輸出Si和Ci的邏輯函數(shù)表達(dá)式，說明其邏輯功能。（本小題12分）圖8解：7.如圖9所示由兩片CT74161構(gòu)成的計(jì)數(shù)器，試分析輸出端Y的脈沖頻率與CP脈沖頻率的比值是多少？（本小題10分）圖9解：8.寫出圖10所示電路的驅(qū)動(dòng)方程、狀態(tài)轉(zhuǎn)移方程和狀態(tài)轉(zhuǎn)移表，并分析其邏輯功能。圖10解：驅(qū)動(dòng)方程狀態(tài)轉(zhuǎn)移方程狀態(tài)轉(zhuǎn)移表電路為模7異步計(jì)數(shù)器，具有自啟動(dòng)功能。9.分析圖11所示電路的邏輯功能，寫出的狀態(tài)轉(zhuǎn)移圖。圖11解：功能：模為7的計(jì)數(shù)器。四、設(shè)計(jì)題1.用中規(guī)模集成同步計(jì)數(shù)器CT74160和必要的門電路設(shè)計(jì)模8計(jì)數(shù)器。解：CT74160是十進(jìn)制計(jì)數(shù)器，共有10個(gè)計(jì)數(shù)狀態(tài)。實(shí)現(xiàn)模8計(jì)數(shù)要跳過2個(gè)狀態(tài)，因此數(shù)據(jù)輸入端接0010，滿值輸出取反作為置入控制信號(hào)。（5分）2.采用J-K觸發(fā)器和一些必要的附加電路設(shè)計(jì)模為5的同步計(jì)數(shù)器。解：狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移方程和輸出方程偏離態(tài)的狀態(tài)轉(zhuǎn)移表經(jīng)檢驗(yàn)電路具有自啟動(dòng)功能。3．用D觸發(fā)器實(shí)現(xiàn)一個(gè)轉(zhuǎn)換關(guān)系如圖12所示的同步計(jì)數(shù)器。圖12狀態(tài)轉(zhuǎn)換示意圖解：實(shí)現(xiàn)模5的計(jì)數(shù)功能共需要3個(gè)觸發(fā)器。根據(jù)狀態(tài)轉(zhuǎn)移關(guān)系填寫卡諾圖。偏離態(tài)的狀態(tài)轉(zhuǎn)移表電路具有自啟動(dòng)功能。4.設(shè)計(jì)用3個(gè)開關(guān)控制一個(gè)電燈的邏輯電路，要求改變?nèi)魏我粋€(gè)開關(guān)的狀態(tài)都能控制電燈由亮變滅或者由滅變亮。（1）既有原變量又有反變量輸入的情況下，用與非門實(shí)現(xiàn)。（2）用一片四選一的數(shù)據(jù)選擇器和必要的門電路實(shí)現(xiàn)。解：(1)真值表ABCF00000011010101101001101011001111(2)用4選1的數(shù)據(jù)選擇器實(shí)現(xiàn)需要降維因此，5.用單片8選1數(shù)據(jù)選擇器（如圖13）實(shí)現(xiàn)函數(shù)：圖13解：原始卡諾圖：降維圖：電路圖：6.根據(jù)74LS160的邏輯符號(hào)（圖14）和功能表，試用兩片74LS160構(gòu)成二十九進(jìn)制計(jì)數(shù)器（本小題15分）74LS160功能表圖14解：方法一：反饋歸零法(1)寫出S29的二進(jìn)制代碼：S29=00101001(2)寫出反饋歸零函數(shù)表達(dá)式：(3)畫邏輯圖方法二：反饋置數(shù)法確定該二十九進(jìn)制計(jì)數(shù)器所用的計(jì)數(shù)狀態(tài)，并確定預(yù)置數(shù)。

選擇計(jì)數(shù)狀態(tài)為00000000~00101000，因此取置數(shù)輸入