實(shí)驗十一-同步計數(shù)器的邏輯功能測試及應(yīng)用

PAGEPAGE4實(shí)驗十一計數(shù)器74LS161的邏輯功能測試及應(yīng)用實(shí)驗?zāi)康氖煜ぜ捎嫈?shù)器觸的邏輯功能和各控制端作用。掌握集成計數(shù)器邏輯功能測試方法。掌握計數(shù)器使用方法。實(shí)驗設(shè)備與器件實(shí)驗設(shè)備：DLBS系列數(shù)字邏輯實(shí)驗箱1個，MF47型萬用表１臺。實(shí)驗器件：74LS161集成同步計數(shù)器×2片，四二輸入與非門74LS00×1塊。三、實(shí)訓(xùn)器件說明1、74LS161集成同步計數(shù)器74LS161是一種同步四位二進(jìn)制同步加法計數(shù)器，計數(shù)范圍是0～15，具有異步清零、同步置數(shù)、保持和二進(jìn)制加法計數(shù)等邏輯功能。圖11.1所示為74LS161的管腳圖和邏輯功能示意圖。圖中端是異步清零控制端，當(dāng)=0時，輸出Q3Q2Q1Qo全為零，實(shí)現(xiàn)異步清除功能。是同步置數(shù)控制端，當(dāng)=1，=0，且CP=CP↑時，輸出Q3Q2Q1Qo=D3D2D1Do,實(shí)現(xiàn)同步預(yù)置數(shù)功能。CTP和CTT是計數(shù)控制端，CP是上升沿有效的時鐘脈沖輸入端，D0～D3是并行數(shù)據(jù)輸入端，Q0～Q3是計數(shù)輸出端，CO是進(jìn)位輸出端，且進(jìn)位輸出信號CO=CTt=Q3Q2Q1Qo，它可以用來實(shí)現(xiàn)電路的級聯(lián)擴(kuò)展。74LS161的邏輯功能如表6.9所示。表中各控制輸入端按優(yōu)先級從高到低的次序排列，依次為、、CTp和CTt，其中CR優(yōu)先級最高。計數(shù)輸出Q3為最高位，Qo為最低位。表6.974LS161的邏輯功能表輸入輸出CTpCTtCPD3D2D1DoQ3Q2Q1Qo0××××××××000010××↑D3D2D1D0D3D2D1D0110××××××保持11×0×××××保持1111↑××××二進(jìn)制加法計數(shù)由表6.9可知，74LS161具有以下邏輯功能：異步清零。當(dāng)=0時，計數(shù)器清零，與CP脈沖無關(guān)，所以稱為異步清零。同步置數(shù)。當(dāng)=1，=0，CP脈沖上升沿到來時，并行輸入數(shù)據(jù)D3—Do被置入計數(shù)器，計數(shù)器輸出為D3D2D1Do。由于置數(shù)發(fā)生在脈沖CP上升沿時段，故稱為同步置數(shù)。保持功能。當(dāng)==1，且CTp?CTt=0時，輸出Q3Q2Q1Qo=Q3Q2Q1Qo。保持不變。計數(shù)功能。當(dāng)==CTp=CTt=1時，且CP=CP↑時，計數(shù)器處于計數(shù)狀態(tài)才開始加法計數(shù)，實(shí)現(xiàn)計數(shù)功能。隨著CP脈沖上升沿的到來，計數(shù)器對CP脈沖進(jìn)行二進(jìn)制加法計數(shù)，每來一個CP脈沖，計數(shù)值加“1”。當(dāng)計數(shù)值達(dá)到15時，進(jìn)位輸出CO為“1”。2、由74LS161同步計數(shù)器構(gòu)成任意（N）進(jìn)制計數(shù)器方法（1）直接清零法直接清零法是利用芯片的復(fù)位端和與非門，將N所對應(yīng)的輸出二進(jìn)制代碼中等于“1”的輸出端，通過與非門反饋到集成芯片的復(fù)位端，使輸出回零。例如，用74LS161芯片構(gòu)成十進(jìn)制計數(shù)器電路如圖11.2所示。（2）預(yù)置數(shù)法預(yù)置數(shù)法是利用芯片的預(yù)置數(shù)端和預(yù)置輸入端D3D2D1Do，因74LS161芯片的是同步預(yù)置數(shù)端，所以只能采用N-1值反饋法，其計數(shù)過程中不會出現(xiàn)過渡狀態(tài)。例如圖10.3所示的七進(jìn)制計數(shù)器電路。3、用兩片74LS161可構(gòu)成級聯(lián)擴(kuò)展。按圖10.5所示接好連線，連續(xù)給定C