物聯(lián)網(wǎng)工程導(dǎo)論 課件 第9章　我國自主知識產(chǎn)權(quán)CPU

第9章我國自主知識產(chǎn)權(quán)CPU9.1CPU發(fā)展概述9.2自主CPU——龍芯處理器9.3

LoongArch架構(gòu)9.4龍芯處理器典型應(yīng)用案例第9章本章內(nèi)容什么是物聯(lián)網(wǎng)？CPU（CentralProcessingUnit）作為計算機的核心部件，代表著計算機的運行速度和計算能力，是計算機運行的核心。9.1CPU發(fā)展概述國際主流處理器架構(gòu)（1）X86架構(gòu)1978年6月，Intel推出X86架構(gòu)，它是一種計算機語言指令集，可以確定芯片的使用規(guī)范，如各引腳功能定義等。X86從最初的8086經(jīng)過歷年發(fā)展，經(jīng)歷了80186、80286、80386、80486、80586、奔騰系列及現(xiàn)在的多核技術(shù)階段，因其使用同一種CPU架構(gòu)，并且型號后兩位數(shù)據(jù)為86，故統(tǒng)稱為X86，其應(yīng)用范圍廣泛，涉及臺式計算機、筆記本電腦、服務(wù)器、超級計算機、便攜設(shè)備等。9.1CPU發(fā)展概述

（2）PowerPC架構(gòu)PowerPC（簡稱PPC）是1991年由AIM聯(lián)盟（由Apple、IBM和Motorola聯(lián)合成立）推出的微處理器架構(gòu)。該架構(gòu)使用增強精簡指令集計算機（ReducedInstructionSetComputer，RISC），指令為定長32位，性能優(yōu)異、功耗低、兼容性強，適用于嵌入式領(lǐng)域。9.1CPU發(fā)展概述（3）ARM架構(gòu)ARM（AdvancedRISCMachines）代表公司名字和其微處理器產(chǎn)品統(tǒng)稱，支持16位/32位雙指令集，具有成本低、功耗低、眾多全球合作伙伴等優(yōu)勢，可應(yīng)用于智能手機、筆記本電腦、平板電腦和其他嵌入式設(shè)備等。9.1CPU發(fā)展概述（4）MIPS架構(gòu)MIPS是“無內(nèi)部互鎖流水級的微處理器”（MicroprocessorwithoutInterlockedPipedStages）的縮寫，是一種流行的RISC處理器或一種RISC指令集架構(gòu)，在20世紀80年代初期由斯坦福大學Hennessy教授團隊研制出來，其思想是盡量用軟件的方法避免流水線中數(shù)據(jù)相關(guān)問題，但它與X86架構(gòu)互不兼容，多用于各種工作站和計算機系統(tǒng)。9.1CPU發(fā)展概述（5）RISC-V架構(gòu)RISC-V是一種基于RISC原則設(shè)計的開源免費標準指令集架構(gòu)，可應(yīng)用于小型、快速、低功耗設(shè)備。（6）LoongArch架構(gòu)龍芯自主指令集架構(gòu)（LoongsonArchitecture，LoongArch）由龍芯中科于2020年4月15日正式推出，該架構(gòu)CPU指令集擁有近2000條指令，并于2021年4月15日通過。9.1CPU發(fā)展概述

國內(nèi)第三方知名知識產(chǎn)權(quán)評估機構(gòu)的評估，隨后正式對外發(fā)布我國第一個具有完全自主知識產(chǎn)權(quán)的CPU架構(gòu)誕生。LoongArch吸收了其他指令集先進技術(shù)，同時考慮兼容X86、ARM等架構(gòu)，采用二進制翻譯、模塊化和指令槽擴展設(shè)計，具有完全自主性、先進性與兼容性。9.1CPU發(fā)展概述國產(chǎn)CPU發(fā)展的嚴峻趨勢國產(chǎn)CPU在指令集或生產(chǎn)工藝方面仍然存在嚴重依賴國外技術(shù)或代工企業(yè)現(xiàn)象，造成目前國產(chǎn)不完全自主，芯片核心技術(shù)、專利、生產(chǎn)工藝、設(shè)備、關(guān)鍵技術(shù)沒有完全掌握在我國手中的現(xiàn)狀。想要走出我國CPU發(fā)展困境，就必須解決以下兩個關(guān)鍵問題。9.1CPU發(fā)展概述

（1）指令系統(tǒng)架構(gòu)

指令系統(tǒng)是底層技術(shù)，是所有軟件最終要調(diào)用和執(zhí)行的命令，也是承載CPU生態(tài)的基礎(chǔ)（如X86承載了計算機生態(tài)、ARM承載了智能手機生態(tài)等）。值得驕傲的是，我國已經(jīng)擁有了完全自主知識產(chǎn)權(quán)的CPU指令系統(tǒng)——LoongArch，該架構(gòu)包括基礎(chǔ)架構(gòu)、向量指令、虛擬化、二進制翻譯等擴展部分。LoongArch的誕生，改變了中國沒有自主指令集的困境，充分體現(xiàn)了中國人的智慧。9.1CPU發(fā)展概述（2）生產(chǎn)工藝CPU設(shè)計出來后就要進行生產(chǎn)，光刻機是芯片生產(chǎn)中的核心設(shè)備。我國政府和廣大科技人員匯集各方力量，努力攻克難關(guān)，嘗試實現(xiàn)芯片生產(chǎn)自主化。另外，除生產(chǎn)設(shè)備外，芯片的生產(chǎn)材料是另一個關(guān)鍵。9.1CPU發(fā)展概述LoongArch基礎(chǔ)架構(gòu)版本具有如下特征（1）自主設(shè)計了指令系統(tǒng)、指令格式、指令編碼、尋址模式等。（2）與上述國際主要指令系統(tǒng)相比，LoongArch指令系統(tǒng)手冊在章節(jié)結(jié)構(gòu)、指令結(jié)構(gòu)說明和指令內(nèi)容表達方面存在明顯區(qū)別。（3）未發(fā)現(xiàn)LoongArch基礎(chǔ)架構(gòu)對上述國際主要指令系統(tǒng)中國專利的侵權(quán)風險。9.1CPU發(fā)展概述9.2自主CPU——龍芯處理器龍芯發(fā)展歷程龍芯發(fā)展歷程中的里程碑事件如表9-1龍芯發(fā)展重要事件序

號時

間事

件12001年5月在中國科學院計算技術(shù)研究所知識創(chuàng)新工程的支持下，龍芯課題組正式成立22001年8月龍芯1號設(shè)計與驗證系統(tǒng)成功啟動Linux操作系統(tǒng)32002年8月我國首款通用CPU龍芯1號（代號X1A50）流片成功42003年10月我國首款64位通用CPU龍芯2B（代號MZD110）流片成功52004年9月龍芯2C（代號DXP100）流片成功62004年11月中國國務(wù)院總理溫家寶視察中科院計算所，聽取龍芯研發(fā)情況匯報72005年2月中國國家主席胡錦濤等黨和國家領(lǐng)導(dǎo)人在參觀中國科學院建院55周年展覽時參觀了龍芯處理器展覽82006年3月我國首款主頻超過1GHz的通用CPU龍芯2E（代號CZ70）流片成功92006年10月中法兩國在北京簽署了中國科學院與意法半導(dǎo)體公司關(guān)于龍芯處理器的戰(zhàn)略合作協(xié)議，中國國家主席胡錦濤與法國總統(tǒng)希拉克共同出席了協(xié)議簽字儀式102007年7月龍芯2F（代號PLA80）流片成功，龍芯2F為龍芯第一款產(chǎn)品芯片112008年3月北京龍芯中科技術(shù)服務(wù)中心有限公司正式成立，開始產(chǎn)業(yè)探索122009年9月我國首款四核CPU龍芯3A（代號PRC60）流片成功132010年4月由中國科學院和北京市共同成立龍芯中科技術(shù)有限公司（簡稱“龍芯中科”），龍芯開始產(chǎn)業(yè)化9.2自主CPU——龍芯處理器表9-1龍芯發(fā)展重要事件序

號時

間事

件142011年年初龍芯1B流片成功152012年10月八核32納米龍芯3B1500流片成功162013年4月龍芯1C流片成功172013年12月龍芯中科遷入位于北京海淀區(qū)中關(guān)村環(huán)?？萍际痉秷@龍芯產(chǎn)業(yè)園內(nèi)182014年3月龍芯1D量產(chǎn)版本（LS1D4）完成流片封裝192015年8月龍芯新一代高性能處理器架構(gòu)GS464E發(fā)布202015年11月龍芯第二代高性能處理器產(chǎn)品龍芯3A2000/3B2000實現(xiàn)量產(chǎn)并推廣應(yīng)用212017年4月龍芯處理器產(chǎn)品龍芯3A3000/3B3000實現(xiàn)量產(chǎn)并推廣應(yīng)用222017年10月龍芯7A橋片流片成功232019年12月第三代處理器產(chǎn)品28nm工藝的四核龍芯3A4000/3B4000在北京發(fā)布242020年3月龍芯中科與360公司聯(lián)合宣布在芯片應(yīng)用和網(wǎng)絡(luò)安全開發(fā)等領(lǐng)域進行深入合作252020年10月四核龍芯3A5000/3B5000研制成功，產(chǎn)品性能接近開發(fā)市場主流產(chǎn)品水平262021年4月龍芯自主指令集架構(gòu)（LoongArch）通過國內(nèi)第三方知名知識產(chǎn)權(quán)評估機構(gòu)的評估，并隨后對外發(fā)布272022年6月龍芯中科登陸科創(chuàng)板，成為“國產(chǎn)CPU第一股”9.2自主CPU——龍芯處理器表9-1

龍芯發(fā)展重要事件9.2自主CPU——龍芯處理器龍芯第一代產(chǎn)品龍芯第一代產(chǎn)品的研制目的是將中國科學院計算技術(shù)研究所的科研成果轉(zhuǎn)化為產(chǎn)品，主要包括龍芯3A1000、2F、3B、2H等芯片。其中，龍芯2F是在2008年研制成功的，龍芯3A是在2010年研制成功的，龍芯3B和龍芯2H是在2012年年底研制成功的，于2014年完成了產(chǎn)品化過程。而龍芯1A及1B是龍芯2H的衍生產(chǎn)品，屬于低端SoC，于2012年完成產(chǎn)品化。9.2自主CPU——龍芯處理器龍芯第二代產(chǎn)品龍芯第二代產(chǎn)品的主要研制目的是大幅度提升處理器核性能，研制出的64位處理器核GS464E和32位處理器核GS232E的性能當時已經(jīng)達到了世界先進水平。并且在此基礎(chǔ)上分別使用40nm工藝和28nm工藝研制了龍芯3A2000/3B2000和龍芯3A3000/3B3000四核CPU，又使用40nm工藝研制了2K1000SoC處理器。9.2自主CPU——龍芯處理器龍芯第三代產(chǎn)品龍芯第三代產(chǎn)品基本全面提升了各方面性能，尤其是在多核CPU方面。2019年，龍芯中科發(fā)布了基于28nm工藝的四核3A4000/3B4000，該CPU采用了GS464V處理器核，是在GS464E的基礎(chǔ)上增加了256位的向量部件，升級調(diào)整了微結(jié)構(gòu)，主頻達到了2GHz。對2K1000進行了升級，并提供了更加豐富、適合多行業(yè)應(yīng)用的外設(shè)接口。9.2自主CPU——龍芯處理器圖9-1

龍芯處理器家族（圖片來自龍芯中科）龍芯處理器--龍芯處理器家族9.2自主CPU——龍芯處理器龍芯1號第一代系列處理器簡稱龍芯1號，屬于32位芯片，具有低功耗、低成本特點，主要服務(wù)于低端嵌入式和專用應(yīng)用領(lǐng)域，產(chǎn)品有龍芯1B、1C、1C101、1D和1H如圖9-2所示龍芯1B龍芯1C 龍芯1C101 龍芯1D龍芯1H圖9-2

龍芯1號系列處理器9.2自主CPU——龍芯處理器（1）龍芯1B龍芯1B以服務(wù)嵌入式和專用應(yīng)用領(lǐng)域為目標，是輕量級32位的SoC芯片，其主頻為200MHz～256MHz，功耗低至0.5W。其片內(nèi)集成了16/32位DDR2、高清顯示、NAND、SPI、62路GPIO、USB、2路CAN、2路SPI、3路I2C、12路UART、2路GMAC等接口，內(nèi)置8KB一級指令緩存和8KB一級數(shù)據(jù)緩存，能夠滿足絕大多數(shù)超低價位的云終端、工業(yè)數(shù)據(jù)采集和控制、網(wǎng)絡(luò)設(shè)備等設(shè)計需求。

9.2自主CPU——龍芯處理器（2）龍芯1C

龍芯1C是面向工業(yè)控制、物聯(lián)網(wǎng)等領(lǐng)域的高性價比、單核32位的SoC芯片，其主頻為240MHz，功耗低至0.5W，支持64位浮點單元，內(nèi)存控制器支持8/16位SDRAM，配備高容量MLCNANDFlash。

9.2自主CPU——龍芯處理器龍芯1C提供了豐富的片上模塊及外設(shè)接口，包括Camera、I2S/AC97、LCD控制器，以及SPI、UART、MAC、I2C、PWM、CAN、SDIO、ADC、USBOTG、USBHOST接口，內(nèi)置16KB一級指令緩存和16KB一級數(shù)據(jù)緩存，提供了足夠的計算能力和滿足多種應(yīng)用的連接能力，可應(yīng)用于指紋等生物識別、物聯(lián)網(wǎng)感知等領(lǐng)域。

9.2自主CPU——龍芯處理器（3）龍芯1C10

龍芯1C101是專門滿足門鎖應(yīng)用而研發(fā)的單核32位單片機芯片，該芯片是在龍芯1C100的基礎(chǔ)上進行優(yōu)化設(shè)計而來的，主頻為8MHz，功耗為16.5mW/16.5μW，片上存儲64KBFlash，內(nèi)置4KB指令SRAM和4KB數(shù)據(jù)SRAM。該芯片集成了SPI、UART、I2C、RTC、TSENSOR、VPWN、ADC等I/O接口，在滿足低功耗要求的同時，可以大幅減少板成本。

9.2自主CPU——龍芯處理器（4）龍芯ID

龍芯1D是低功耗、低成本專用單核32位處理器，是面向超聲波熱表、水表和氣表測量領(lǐng)域研發(fā)的，其主頻為8MHz，功耗為16.5mW/30μW，支持32位浮點單元，片上存儲128KBFlash和8KBSRAM，提供了SPI、UART、I2C、LCD、ADC等功能。9.2自主CPU——龍芯處理器該芯片內(nèi)部集成超聲波檢測、溫度檢測、CPU、串口、紅外收發(fā)器、段式LCD控制器、ADC等功能部件，有助于簡化超聲波熱表測量系統(tǒng)的軟/硬件設(shè)計，縮短開發(fā)周期。龍芯1C、1D都具有低成本、低功耗、功能豐富等特點。9.2自主CPU——龍芯處理器（5）龍芯1H龍芯1H是另一款專用芯片，是面向鉆井應(yīng)用的耐高溫單核32位處理器，主頻為8MHz、在175℃時峰值功耗小于100mW，片上存儲256KBFlash、2KBEEPROM、16KBSRAM，提供了I2C、UART、SPI、CAN、ADC、CMP接口，可在-40～200°C穩(wěn)定工作，可用于石油鉆探領(lǐng)域。9.2自主CPU——龍芯處理器龍芯2號

龍芯2號系列為64位單核或雙核處理器，具有低功耗特點，主要面向工控和終端等領(lǐng)域。龍芯2K0500龍芯2K1000LA圖9-3

龍芯2號系列處理器9.2自主CPU——龍芯處理器龍芯2號（1）龍芯2K0500

龍芯2K0500是一款64位高集成度的單核處理器，主頻為500MHz～800MHz，功耗為1～3W（支持動態(tài)降頻降壓），主要面向工控互聯(lián)網(wǎng)、打印終端等應(yīng)用場景。9.2自主CPU——龍芯處理器該處理器內(nèi)集成了64位微體系結(jié)構(gòu)雙發(fā)射亂序執(zhí)行LA264處理器核、32位DDR3控制器、2DGPU、一級指令緩存32KB、一級數(shù)據(jù)緩存32KB、二級緩存共享512KB、DVO顯示接口、2路PCIe2.0、兩路SATA2.0、4路USB2.0、1路USB3.0、2路GMAC、PCI總線、彩色黑白打印接口、HDA、NAND、SPI、LPC、LIO、I2C、PRINT、AC97、UART、SDIO、CAN、PS/2、PWM、GPIO接口。此外，芯片實現(xiàn)了ACPI、DVFS/DPM動態(tài)電源功耗管理等低功耗技術(shù)，支持多種電源級別和喚醒方式，用戶編程時可根據(jù)具體應(yīng)用場景對芯片部分功能和高速接口進行選用。9.2自主CPU——龍芯處理器

（2）龍芯2K1000LA龍芯2K1000LA是面向工業(yè)控制與終端等領(lǐng)域的低功耗通用雙核64位處理器，主頻為1GHz，功耗為1～5W（支持動態(tài)降頻降壓），支持浮點單元128位向量單元，峰值運算速度為8GFlops，內(nèi)存控制器為64位DDR2/3-1066。芯片外圍接口包括2路PCIE2.0、2路DVO、4路USB2.0，以及SATA2.0、SPI、UART、GPIO、NAND、SDIO、I2S、HDA、I2C、GMAC接口，內(nèi)置32KB一級指令緩存、32KB一級數(shù)據(jù)緩存和1MB二級緩存共享。9.2自主CPU——龍芯處理器龍芯3號龍芯3號系列為64位多核處理器，主要面向桌面計算機、服務(wù)器等領(lǐng)域。片內(nèi)往往集成多個GS464、GS464E或GS464V高性能處理器核，面向桌面計算機、服務(wù)器、存儲、高端嵌入式計算機等應(yīng)用如圖9-4所示9.2自主CPU——龍芯處理器7A1000

7A2000

3A3000/3B30003A4000/3B4000

3A5000/3B5000

3C5000L

3C5000圖9-4

龍芯橋片和3號系列處理器9.2自主CPU——龍芯處理器（1）龍芯7A1000龍芯7A1000是面向服務(wù)器及PC領(lǐng)域的龍芯3號系列處理器配套橋片，該橋片內(nèi)部集成GPU（支持2D、3D），以及用于連接龍芯3號系列處理器的1路HT3.0x163.2Gbit/s，功耗為5～8W。其他主要外圍接口包括3路x8PCIE2.0、2路x4PCIE2.0、3路SATA2.0、6路USB2.0、2路DVO、16位DDR3顯存接口，以及SPI、UART×4、I2C×6、GPIO接口，可以滿足部分服務(wù)器及PC領(lǐng)域應(yīng)用需求。9.2自主CPU——龍芯處理器（2）龍芯7A2000龍芯7A2000是面向服務(wù)器及PC領(lǐng)域的第二代龍芯3號系列處理器配套橋片，處理器接口HT3.0x16的速率為3.2Gbit/s，顯示接口為2路HDMI和1路VGA，可直連顯示器，內(nèi)置一個網(wǎng)絡(luò)PHY，直接提供網(wǎng)絡(luò)端口輸出，片內(nèi)首次集成了自研GPU（支持3D），采用統(tǒng)一渲染架構(gòu)，搭配32位DDR4顯存接口，最大支持16GB顯存容量、8路USB2.0、4路USB3.0、4路SATA3.0，還有PCIE（32lane、Gen3）、SPI、LPC、I2C×6、CAN×4、UART、GPIO等接口。9.2自主CPU——龍芯處理器（3）龍芯3A3000/3B3000龍芯3A3000/3B3000是面向PC、服務(wù)器等信息化領(lǐng)域的四核通用處理器，處理器核與MIPS64兼容、四發(fā)射亂序執(zhí)行、2個定點單元、2個浮點單元和2個訪存單元，主頻達到1.35GHz～1.5GHz，峰值運算速度為24GFlops@1.5GHz，功耗管理方面支持主要模塊時鐘動態(tài)關(guān)閉、主要時鐘動態(tài)變頻，功耗為30W@1.5GHz，內(nèi)存控制器支持72位DDR2/3-1600×2和ECC，訪存接口滿足DDR3-1600規(guī)格，高速緩存提供了64KB私有一級指令緩存、64KB私有一級數(shù)據(jù)緩存、256KB私有二級緩存。9.2自主CPU——龍芯處理器共享8MB三級緩存，高速I/O提供了2個16位HyperTransport3.0控制器，支持多處理器數(shù)據(jù)一致性互連（CC-NUMA）和2/4路互連，以及PCI、LPC、SPI、UART、GPIO接口。9.2自主CPU——龍芯處理器（4）龍芯3A4000/3B4000龍芯3A4000/3B4000是面向PC、服務(wù)器等信息化領(lǐng)域的四核通用處理器，峰值運算速度為128GFlops@2.0GHz，處理器核與MIPS64兼容，支持128/256位向量指令、四發(fā)射亂序執(zhí)行、4個定點單元、2個向量單元和2個訪存單元。9.2自主CPU——龍芯處理器

控制器為2個72位DDR4-2400控制器，支持ECC校驗，高速I/O支持2個16位HyperTransport3.0控制器，支持多處理器數(shù)據(jù)一致性互連（CC-NUMA），支持2/4/8路互連，以及SPI、UART、2個I2C、16個GPIO接口。龍芯3A4000/3B4000首次在片內(nèi)集成漏洞防范設(shè)計和硬件國密算法等，支持的虛擬機效率達到95%，功耗管理在龍芯3A3000/3B3000基礎(chǔ)上增加了支持主電壓域動態(tài)調(diào)壓，功耗在1.5GHz、1.8GHz和2.0GHz時分別小于30W、40W和50W。9.2自主CPU——龍芯處理器（5）龍芯3A5000/3B5000龍芯3A5000/3B5000是面向PC、服務(wù)器等信息化領(lǐng)域的四核通用處理器，基于LoongArch的LA464微結(jié)構(gòu)，并進一步提升主頻為2.3GHz～2.5GHz，峰值運算速度為160GFlops@2.5GHz，處理器核支持LoongArch指令系統(tǒng)、128/256位向量指令、四發(fā)射亂序執(zhí)行、4個定點單元、2個向量單元和2個訪存單元，每個處理器核包含64KB私有一級指令緩存和64KB私有一級數(shù)據(jù)9.2自主CPU——龍芯處理器

緩存，以及256KB私有二級緩存；所有處理器核共享16MB三級緩存，內(nèi)存控制器為2個72位DDR4-3200控制器，支持ECC校驗，提供2個HyperTransport3.0控制器，支持多處理器數(shù)據(jù)一致性互連（CC-NUMA），以及SPI、UART、2個I2C、16個GPIO接口，功耗管理支持主要模塊時鐘動態(tài)關(guān)閉、主要時鐘域動態(tài)變頻、主電壓域動態(tài)調(diào)壓，典型功耗為35W@2.5GHz，采用14nm工藝。9.2自主CPU——龍芯處理器（6）龍芯3C5000L龍芯3C5000L是專門面向服務(wù)器領(lǐng)域的通用處理器，主頻為2.0GHz～2.2GHz，峰值運算速度為560GFlops@2.2GHz。它基于龍芯3A5000處理器，片上集成16個高性能LA464處理器核，采用LoongArch指令系統(tǒng)，支持128/256位向量指令、四發(fā)射亂序執(zhí)行，4個定點單元、2個向量單元和2個訪存單元，在提高集成度的同時保持系統(tǒng)和軟件能夠與龍芯3A5000完全兼容。每個處理器核9.2自主CPU——龍芯處理器內(nèi)存控制器為4個72位DDR4-3200控制器，支持ECC校驗，提供4個HyperTransport3.0控制器，支持多處理器數(shù)據(jù)一致性互連（CC-NUMA），以及SPI、UART、3個I2C、16個GPIO接口，功耗管理支持主要模塊時鐘動態(tài)關(guān)閉、主要時鐘域動態(tài)變頻、主電壓域動態(tài)調(diào)壓，典型功耗為130W@2.2GHz。9.2自主CPU——龍芯處理器（7）龍芯3C5000龍芯3C5000是龍芯中科面向服務(wù)器領(lǐng)域的通用處理器，片上集成16個高性能LA464處理器核，采用LoongArch指令系統(tǒng)，在兼容龍芯3C5000L基礎(chǔ)上調(diào)整和優(yōu)化了封裝形式，保持了系統(tǒng)和應(yīng)用軟件的兼容性。龍芯3C5000主頻達到2.0GHz～2.2GHz，峰值運算速度為560GFlops@2.2GHz，64位超標量處理器核LA464，支持LoongArch指令集、128/2569.2自主CPU——龍芯處理器

位向量指令、四發(fā)射亂序執(zhí)行、4個定點單元、2個向量單元和2個訪存單元，每個核包含64KB私有一級指令緩存和64KB私有一級數(shù)據(jù)緩存、256KB私有二級緩存，共32MB三級緩存。內(nèi)存接口為4個72位DDR4-3200，支持ECC校驗，高速I/O接口為1個HyperTransport3.0I/O接口（HT0）和3個一致性互連高速接口（HT1、HT2、HT3），同時配置SPI、UART、I2C、16個GPIO接口；在功耗管理方面，支持主要模塊時鐘動態(tài)關(guān)閉、主要時鐘域動態(tài)變頻、主電壓域動態(tài)調(diào)壓，典型功耗為150W@2.2GHz。9.3

LoongArch架構(gòu)LoongArch架構(gòu)LoongArch是龍芯中科基于二十年CPU研制成果和生態(tài)建設(shè)成績推出的優(yōu)秀創(chuàng)新成果。它是一種RISC風格的指令系統(tǒng)架構(gòu)，具有RISC指令架構(gòu)的典型特征。龍芯架構(gòu)分為32位和64位兩個版本，分別稱為LA架構(gòu)和LA64架構(gòu)。LA架構(gòu)應(yīng)用級向下二進制兼容LA32架構(gòu)。龍芯架構(gòu)采用基礎(chǔ)部分加擴展部分的組織形式，其中擴展部分包括二進制翻譯擴展、虛擬化擴展、向量擴展和高級向量擴展。如圖9-5所示9.3

LoongArch架構(gòu)圖9-5

LoongArch架構(gòu)（圖片來自龍芯中科）9.3

LoongArch架構(gòu)LoongArch指令編碼LoongArch架構(gòu)中的所有指令均采用32位固定長度，且指令的地址都要求4字節(jié)邊界對齊。當指令地址不對齊時將會觸發(fā)地址錯誤異常。絕大多數(shù)指令只有兩個源操作數(shù)和一個目的操作數(shù)，采用load/store架構(gòu)。指令編碼的風格是所有寄存器操作數(shù)都從第0bit開始從低到高依次擺放，操作碼都從第31bit開始從高到低依次擺放。如果指令中包含立即數(shù)操作數(shù)，那么立即數(shù)域位于寄存器域和操作碼域之間，根據(jù)不同指令類型有不同的長度。具體來說，包含9種典型的指令編碼格式如圖9-69.3

LoongArch架構(gòu)圖9-6

LoongArch典型的指令編碼格式9.3

LoongArch架構(gòu)LoongArch架構(gòu)具有如下特點

（1）完全自主性LoongArch頂層規(guī)劃和各部分功能定義都做到了自主設(shè)計，包括每條指令的編碼、名稱、含義等，