數(shù)字電子技術(shù)4

數(shù)字電子技術(shù)14組合邏輯電路

對于一個邏輯電路，其輸出狀態(tài)在任何時刻只取決于同一時刻的輸入狀態(tài)，而與電路原來的狀態(tài)無關(guān)，這種電路被定義為組合邏輯電路。

24組合邏輯電路組合邏輯電路的邏輯關(guān)系組合邏輯電路的結(jié)構(gòu)特點：

(1)輸出、輸入之間沒有反饋延遲通路；

(2)電路中不含具有記憶作用的元件。34組合邏輯電路4.1組合邏輯電路分析4.2組合邏輯電路的設(shè)計4.3組合邏輯電路中的競爭冒險4.4若干典型的組合邏輯集成電路4.5組合可編程邏輯器件4.6用VerilogHDL描述組合邏輯電路

作業(yè)44.1組合邏輯電路分析目的：步驟：

(1)根據(jù)邏輯電路，從輸入到輸出，寫出各級邏輯函數(shù)表達(dá)式，直到寫出最后輸出端與輸入信號的邏輯函數(shù)表達(dá)式。

(2)將各邏輯函數(shù)表達(dá)式化簡和變換，以得到最簡單的表達(dá)式。

(3)根據(jù)簡化后的邏輯表達(dá)式列出真值表。

(4)根據(jù)真值表和簡化后的邏輯表達(dá)式對邏輯電路進(jìn)行分析，最后確定其功能。給定電路確定邏輯功能54.1組合邏輯電路分析例：已知邏輯電路如圖4.1.1所示，分析該電路的功能。解：1、輸出的邏輯表達(dá)式

2、真值表

64.1組合邏輯電路分析74.1組合邏輯電路分析

3、確定邏輯功能

分析總結(jié)真值表，得到變化規(guī)律。

分析真值表后可知，當(dāng)A、B、C三個輸入變量的取值中有奇數(shù)個1時，L為1，否則為0。該電路可用于檢查3位二進(jìn)制碼的奇偶性，當(dāng)輸入電路的二進(jìn)制碼中含有奇數(shù)個l時，輸出1為有效信號，所以稱為奇校驗電路。如果在上述電路的輸出端再加一級反相器，當(dāng)輸入電路的二進(jìn)制碼中含有偶數(shù)個l時，輸出為1，則稱此電路為偶校驗電路。84.1組合邏輯電路分析94.1組合邏輯電路分析例：試分析圖4.1.3所示組合邏輯電路的邏輯功能。104.1組合邏輯電路分析A=0,X=A、Y=B、,Z=C邏輯功能：對輸入的二進(jìn)制數(shù)求反碼。最高位是符號位。0表示正數(shù)，1表示負(fù)數(shù)。正數(shù)的反碼與原碼相同，負(fù)數(shù)的反碼是符號位不變，數(shù)值部分逐位取反。114.2組合邏輯電路的設(shè)計

組合邏輯電路的設(shè)計與分析過程相反，對于提出的實際邏輯問題，得出滿足這一邏輯問題的邏輯電路。通常要求電路簡單，所用器件的種類和每種器件的數(shù)目盡可能少。用最少的門電路來組成邏輯電路，使電路結(jié)構(gòu)緊湊，工作可靠而且經(jīng)濟(jì)。電路的實現(xiàn)可以采用小規(guī)模集成門電路、中規(guī)模組合邏輯器件或者可編程邏輯器件。因此，邏輯函數(shù)的化簡也要結(jié)合所選用的器件進(jìn)行。124.2組合邏輯電路的設(shè)計

組合邏輯電路的設(shè)計步驟：

(1)明確實際問題的邏輯功能。

許多實際設(shè)計要求是用文字描述的，因此，需要確定實際問題的邏輯功能，并確定輸入、輸出變量數(shù)及表示符號。

(2)根據(jù)對電路邏輯功能的要求，列出真值表。

(3)由真值表寫出邏輯表達(dá)式。

(4)簡化和變換邏輯表達(dá)式，從而畫出邏輯圖。13例：某火車站有特快、直快和慢車三種類型的客運列車進(jìn)出，試用兩輸入與非門和反相器設(shè)計一個指示列車等待進(jìn)站的邏輯電路，3個指示燈一、二、三號分別對應(yīng)特快、直快和慢車。列車的優(yōu)先級別依次為特快、直快和慢車，要求當(dāng)特快列車請求進(jìn)站時，無論其他兩種列車是否請求進(jìn)站，一號燈亮。當(dāng)特快沒有請求，直快請求進(jìn)站時，無論慢車是否請求，二號燈亮。當(dāng)特快和直快均沒有請求，而慢車有請求時，三號燈亮。4.2組合邏輯電路的設(shè)計輸入：三種類型（特、直、慢）I0、I1、I2輸出：3個指示燈（特、直、慢）L0、L1、L2144.2組合邏輯電路的設(shè)計輸入輸出I0I1I2L0L1L2000001010011100101110111000001010010010000111000154.2組合邏輯電路的設(shè)計L0L2L1I0I2I111110000I1I1I2I2I0I00000001110000000164.2組合邏輯電路的設(shè)計用兩輸入與非門和反相器設(shè)計表達(dá)式變換表達(dá)式的變換不能改變邏輯關(guān)系！174.2組合邏輯電路的設(shè)計三個2輸入與非門一片74HC00IC（四2輸入與非門）五個反相器一片74HC04IC（六反相器）或者兩片74HC00IC（四2輸入與非門）18某地下工程施工坑道中安裝A、B兩臺抽水機(jī)以排積水，在坑道內(nèi)按從高到底順序在H、M、L三點各安裝一個傳感器。當(dāng)水位高于H時須同時開動A和B,當(dāng)水位處于H、M之間時只須開動A，當(dāng)水位處于M、L之間時只須開動B,當(dāng)水位低于L時A和B皆停機(jī)。設(shè)計一個控制兩臺抽水機(jī)工作的邏輯電路。HML輸入：H、M、L輸出：A、B定義：到位為1開動為1HMLAB194.2組合邏輯電路的設(shè)計例：試設(shè)計一個碼轉(zhuǎn)換電路，將4位格雷碼轉(zhuǎn)換為自然二進(jìn)制碼?？梢圆捎萌魏芜壿嬮T電路來實現(xiàn)。204.2組合邏輯電路的設(shè)計輸出邏輯函數(shù)、化簡參看P133變換表達(dá)式：變換的宗旨是在滿足設(shè)計要求的前提下，減少所用器件數(shù)目和種類，使電路得到簡化。214.2組合邏輯電路的設(shè)計觀察表達(dá)式：兩個與門、一個或門、兩個反相器3個與非門、兩個反相器或5個與非門1個異或門224.3組合邏輯電路中的競爭冒險一、產(chǎn)生競爭冒險的原因A=1,B=0L=0延時競爭冒險234.3組合邏輯電路中的競爭冒險一、產(chǎn)生競爭冒險的原因當(dāng)一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間由差異的現(xiàn)象，稱為競爭。由競爭而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為冒險。或者244.3組合邏輯電路中的競爭冒險二、消去競爭冒險的方法1、發(fā)現(xiàn)并消去互補乘積項B=C=0消去254.3組合邏輯電路中的競爭冒險二、消去競爭冒險的方法

2、增加乘積項以避免互補項相加264.3組合邏輯電路中的競爭冒險二、消去競爭冒險的方法

3、輸出端并聯(lián)電容輸出電阻外接電容LL’未接電容輸出

現(xiàn)代數(shù)字電路或數(shù)字系統(tǒng)的分析與設(shè)計，可以借助計算機(jī)進(jìn)行時序仿真，檢查電路是否存在競爭冒險現(xiàn)象。274.4若干典型的組合邏輯集成電路一、編碼器1、編碼器的定義與工作原理

用一個二進(jìn)制代碼表示特定含義的信息稱為編碼。具有編碼功能的邏輯電路稱為編碼器。284.4若干典型的組合邏輯集成電路一、編碼器1、編碼器的定義與工作原理

(1)普通編碼器

電路略（參見P138)294.4若干典型的組合邏輯集成電路一、編碼器1、編碼器的定義與工作原理

(2)優(yōu)先編碼器304.4若干典型的組合邏輯集成電路一、編碼器1、編碼器的定義與工作原理例：8421BCD碼編碼器。輸入指示314.4若干典型的組合邏輯集成電路324.4若干典型的組合邏輯集成電路2、集成電路編碼器334.4若干典型的組合邏輯集成電路2、集成電路編碼器優(yōu)先級輸出工作指示優(yōu)先級輸入344.4若干典型的組合邏輯集成電路例：16線-4線優(yōu)先編碼器EI1=0GS1=0EO1=0EI0=0GS0=0EO0=0GS=0L3L2L1L0=0000EI1=1A15~A8=0EO1=1GS1=0L3=0EI0=1A3=1GS0=1Y2Y1Y0=011L3L2L1L0=0011GS=1EI1=1A8=1EO1=0GS1=1GS0=0GS=1L3L2L1L0=1000優(yōu)先級從高到低：A15~A0354.4若干典型的組合邏輯集成電路集成電路編碼器小結(jié)：

1、編碼器的用途：將輸入信息轉(zhuǎn)換為二進(jìn)制編碼。8線-3線。

2、編碼器的用法：熟練掌握功能表。（1）信息輸入有效信號；優(yōu)先級；（2）輸入控制有效信號；（3）輸出：A、編碼；B、控制信號

要求：畫出應(yīng)用電路邏輯圖。364.4若干典型的組合邏輯集成電路二、譯碼器/數(shù)據(jù)分配器

1、譯碼器的定義與功能譯碼是編碼的逆過程。 功能是將具有特定含義的二進(jìn)制碼轉(zhuǎn)換成對應(yīng)的輸出信號，具有譯碼功能的邏輯電路稱為譯碼器。 分類：唯一地址譯碼器、代碼變換器。

374.4若干典型的組合邏輯集成電路二、譯碼器/數(shù)據(jù)分配器

1、譯碼器的定義與功能

在使能輸入端信號有效時，對應(yīng)每一組輸入代碼，只有其中一個輸出為有效，其余端則為相反電平。特點：384.4若干典型的組合邏輯集成電路二、譯碼器/數(shù)據(jù)分配器

1、譯碼器的定義與功能例：2線-4線譯碼器使能信號，低有效。394.4若干典型的組合邏輯集成電路二、譯碼器/數(shù)據(jù)分配器

2、集成電路譯碼器（1）二進(jìn)制譯碼器

常用IC型號：

74HC138(74LS138)74HC139(74LS139)低有效低有效404.4若干典型的組合邏輯集成電路二、譯碼器/數(shù)據(jù)分配器

2、集成電路譯碼器414.4若干典型的組合邏輯集成電路二、譯碼器/數(shù)據(jù)分配器

2、集成電路譯碼器

譯碼器應(yīng)用：5線—32線譯碼器分析：編碼輸入譯碼輸出采用74LS138設(shè)計，8*4=32，需要四片IC。四片IC至少需要2個輸入信號加以選擇。

2線-4線譯碼器：74LS1395位二進(jìn)制數(shù)32位424.4若干典型的組合邏輯集成電路434.4若干典型的組合邏輯集成電路例：用74HC138實現(xiàn)函數(shù)444.4若干典型的組合邏輯集成電路二、譯碼器/數(shù)據(jù)分配器

2、集成電路譯碼器

（2）二-十進(jìn)制譯碼器

（3）七段碼顯示譯碼器454.4若干典型的組合邏輯集成電路二、譯碼器/數(shù)據(jù)分配器

2、集成電路譯碼器

（3）七段碼顯示譯碼器Com

Com

abhcdegf464.4若干典型的組合邏輯集成電路輸出高電平驅(qū)動共陰數(shù)碼管474.4若干典型的組合邏輯集成電路滅零484.4若干典型的組合邏輯集成電路3、數(shù)據(jù)分配器功能：

將公共數(shù)據(jù)線上的數(shù)據(jù)根據(jù)需要送到不同的通道。用途：

信號源共享；分時數(shù)據(jù)傳送。494.4若干典型的組合邏輯集成電路3、數(shù)據(jù)分配器504.4若干典型的組合邏輯集成電路三、數(shù)據(jù)選擇器

1、數(shù)據(jù)選擇器的定義與功能

數(shù)據(jù)選擇是指經(jīng)過選擇，把多路數(shù)據(jù)中的某一路數(shù)據(jù)傳送到公共數(shù)據(jù)線上。514.4若干典型的組合邏輯集成電路三、數(shù)據(jù)選擇器524.4若干典型的組合邏輯集成電路

2、集成電路數(shù)據(jù)選擇器534.4若干典型的組合邏輯集成電路2、集成電路數(shù)據(jù)選擇器544.4若干典型的組合邏輯集成電路2、集成電路數(shù)據(jù)選擇器邏輯函數(shù)發(fā)生器

例：554.4若干典型的組合邏輯集成電路2、集成電路數(shù)據(jù)選擇器并串轉(zhuǎn)換564.4若干典型的組合邏輯集成電路四、數(shù)值比較器

1．?dāng)?shù)值比較器的定義及功能

數(shù)值比較器就是對兩個二進(jìn)制數(shù)A、B進(jìn)行比較的邏輯電路，比較結(jié)果有A>B、A<B以及A=B三種情況。

(1)1位數(shù)值比較器574.4若干典型的組合邏輯集成電路

(2)2位數(shù)值比較器584.4若干典型的組合邏輯集成電路

(2)2位數(shù)值比較器594.4若干典型的組合邏輯集成電路2．集成數(shù)值比較器604.4若干典型的組合邏輯集成電路2．集成數(shù)值比較器數(shù)值輸入比較輸出001FA=BFA<BFA>B614.4若干典型的組合邏輯集成電路五、算術(shù)運算電路

1、半加器和全加器

(1)半加器功能：完成1位二進(jìn)制數(shù)相加。624.4若干典型的組合邏輯集成電路(2)全加器功能：加數(shù)、被加數(shù)、低位進(jìn)位相加。634.4若干典型的組合邏輯集成電路

2、多位數(shù)加法器

(1)串行進(jìn)位加法器644.4若干典型的組合邏輯集成電路

(2)集成4位超前進(jìn)位加法器74HC283

超前進(jìn)位：每一位的進(jìn)位只由加數(shù)和被加數(shù)決定。654.4若干典型的組合邏輯集成電路(2)集成4位超前進(jìn)位加法器74HC283664.4若干典型的組合邏輯集成電路

3、減法運算

A+B反+1A0A1A2A311求補減法運算分析B01B11B21B31674.4若干典型的組合邏輯集成電路減法運算分析（1）A-B≥0，設(shè)A=0101B=0001A-B≥0，所得的差值就是差的原碼，借位信號為0。684.4若干典型的組合邏輯集成電路減法運算分析（2）A-B<0，設(shè)A=0001B=0101A-B<0，所得的差值是差的補碼，借位信號為1。694.5組合可編程邏輯器件一、PLD的結(jié)構(gòu)、表示方法及分類

1、PLD的結(jié)構(gòu)704.5組合可編程邏輯器件

2、PLD的表示方法

（1）連接方式固定連接，不可編程改變編程實現(xiàn)“接通”連接編程實現(xiàn)斷開狀態(tài)7