數(shù)字電子技術(shù)基礎(chǔ)第三章門電路01

第三章門電路內(nèi)容提要：本章主要講述數(shù)字電路的基本邏輯單元－－門電路，有TTL邏輯門、MOS邏輯門。在討論半導(dǎo)體二極管和三極管及場效應(yīng)管的開關(guān)特性基礎(chǔ)上，講解它們的電路結(jié)構(gòu)、工作原理、邏輯功能、電器特性等等，為以后的學(xué)習(xí)及實(shí)際使用打下必要的基礎(chǔ)。本章重點(diǎn)討論TTL門電路和CMOS門電路。本章主要內(nèi)容3.1概述3.2半導(dǎo)體二極管門電路3.3CMOS門電路3.4*其他類型的MOS集成門電路3.5TTL門電路3.6*其他類型的雙極型集成門電路3.7*Bi－CMOS電路3.8*TTL門電路與CMOS門電路的接口3.1概述1.門電路：實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合運(yùn)算的單元電路稱為門電路，常用的門電路有非門、與非門、或非門、異或門、與或非門等(1)正邏輯：在二值邏輯中，如果用高電平表示邏輯“1”，低電平表示邏輯“0”，在這種規(guī)定下的邏輯關(guān)系稱為正邏輯，如圖3.1.1所示2.正負(fù)邏輯系統(tǒng)圖3.1.1正負(fù)邏輯示意圖(2)負(fù)邏輯：在二值邏輯中，如果用高電平表示邏輯“0”，低電平表示邏輯“1”，在這種規(guī)定下的邏輯關(guān)系稱為負(fù)邏輯，如圖3.1.1所示。3.1概述圖3.1.1正負(fù)邏輯示意圖同一邏輯電路采用不同的邏輯關(guān)系，其邏輯功能是完全不同的，如表3.1.1正負(fù)邏輯對應(yīng)的邏輯電路由表中可以看出正負(fù)邏輯式互為對偶式，即若給出一個正邏輯的邏輯式，則對偶式即為負(fù)邏輯的邏輯式，如正邏輯為或門，即Y=A+B，對偶式為YD＝AB。正負(fù)邏輯的使用依個人的習(xí)慣，但同一系統(tǒng)中采用一種邏輯關(guān)系，本書采用正邏輯3.1概述3.高低電平的實(shí)現(xiàn)在數(shù)字電路中，輸入輸出都是二值邏輯，其高低電平用“0”和“1”表示。其高低電平的獲得是通過開關(guān)電路來實(shí)現(xiàn)，如二極管或三極管電路組成。如圖3.1.2所示。圖3.1.2高低電平實(shí)現(xiàn)原理電路3.1概述其原理為：當(dāng)開關(guān)S斷開時，輸出電壓vo＝Vcc，為高電平“1”；當(dāng)開關(guān)閉合時，輸出電壓vo＝0，為低電平“0”；若開關(guān)由三極管構(gòu)成，則控制三級管工作在截止和飽和狀態(tài)，就相當(dāng)開關(guān)S的斷開和閉合。圖3.1.2高低電平實(shí)現(xiàn)原理電路3.1概述單開關(guān)電路功耗較大，目前出現(xiàn)互補(bǔ)開關(guān)電路（如CMOS門電路），即用一個管子代替圖3.1.2中的電阻，如圖3.1.3所示互補(bǔ)開關(guān)電路的原理為3.1概述開關(guān)S1和S2受同一輸入信號vI的控制，而且導(dǎo)通和斷開的狀態(tài)相反。當(dāng)S1閉合時，S2斷開，輸出為高電平“1”；相反當(dāng)S1斷開時，S2閉合，輸出為高電平“0”?；パa(bǔ)開關(guān)電路由于兩個開關(guān)總有一個是斷開的，流過的電流為零，故電路的功耗非常低，因此在數(shù)字電路中得到廣泛的應(yīng)用4.數(shù)字電路的概述3.1概述（1）優(yōu)點(diǎn)：圖3.1.1正負(fù)邏輯示意圖在數(shù)字電路中由于采用高低電平，并且高低電平都有一個允許的范圍，如圖3.1.1所示，故對元器件的精度和電源的穩(wěn)定性的要求都比模擬電路要低，抗干擾能力也強(qiáng)。(2)分類：3.1概述可分為分立元件邏輯門電路和集成邏輯門電路：分立元件邏輯門電路是由半導(dǎo)體器件、電阻和電容連接而成。集成邏輯門電路是將大量的分立元件通過特殊工藝集成在很小的半導(dǎo)體芯片上。數(shù)字集成電路根據(jù)規(guī)模可分為≤100/片（100～1000）/片103~105/片105

以上/片按導(dǎo)電類型可分為3.1概述數(shù)字集成電路的基本邏輯單元是集成邏輯門，因此本章先介紹CMOS和TTL數(shù)字集成邏輯門的結(jié)構(gòu)、工作原理3.2半導(dǎo)體二極管門電路3.2.1半導(dǎo)體二極管的開關(guān)特性1.穩(wěn)態(tài)開關(guān)特性圖3.2.1二極管的開關(guān)電路圖3.1.2高低電平實(shí)現(xiàn)原理電路將圖3.1.2中的開關(guān)用二極管代替，則可得到圖3.2.1所示的半導(dǎo)體二極管開關(guān)電路對于圖3.2.1所示二極管開關(guān)電路，由于二極管具有單向?qū)щ娦?，故它可相?dāng)受外加電壓控制的開關(guān)。設(shè)vi的高電平為VIH＝VCC，

vi的低電平為VIL＝0，且D為理想元件，即正向?qū)娮铻?，反向電阻無窮大，則穩(wěn)態(tài)時當(dāng)vI＝VIH＝VCC時，D截止，輸出電壓vD＝VOH＝VCC將電路處于相對穩(wěn)定狀態(tài)下，晶體二極管所呈現(xiàn)的開關(guān)特性稱為穩(wěn)態(tài)開關(guān)特性圖3.2.1二極管的開關(guān)電路3.2.1半導(dǎo)體二極管的開關(guān)特性當(dāng)vI＝VIL＝0時，D導(dǎo)通，輸出電壓vo＝VOL

＝0圖3.2.1二極管的開關(guān)電路即可以用輸入電壓vi的高低電平控制二極管的開關(guān)狀態(tài)，并在輸出端得到相應(yīng)的高低電平3.2.1半導(dǎo)體二極管的開關(guān)特性2.二極管動態(tài)特性：當(dāng)電路處于動態(tài)狀態(tài)，即二極管兩端電壓突然反向時，半導(dǎo)體二極管所呈現(xiàn)的開關(guān)特性稱為動態(tài)開關(guān)特性（簡稱動態(tài)特性）二極管的動態(tài)電流波形如圖3.2.3所示3.2.1半導(dǎo)體二極管的開關(guān)特性圖3.2.3二極管動態(tài)電流波形這是由于在輸入電壓轉(zhuǎn)換狀態(tài)的瞬間，二極管由反向截止到正向?qū)〞r，內(nèi)電場的建立需要一定的時間，所以二極管電流的上升是緩慢的；當(dāng)二極管由正向?qū)ǖ椒聪蚪刂箷r，二極管的電流迅速衰減并趨向飽和電流也需要一定的時間。由于時間很短，在示波器是無法看到的在輸入信號頻率較低時，二極管的導(dǎo)通和截止的轉(zhuǎn)換時間可以認(rèn)為是瞬間完成的。但在輸入信號頻率較高時，此時間就不能忽略了。3.2.1半導(dǎo)體二極管的開關(guān)特性將二極管由截止轉(zhuǎn)向?qū)ㄋ璧臅r間稱為正向恢復(fù)時間（開通時間）ton；二極管由導(dǎo)通轉(zhuǎn)向截止所需的時間稱為反向恢復(fù)時間（關(guān)斷時間）tre，兩者統(tǒng)稱為二極管的開關(guān)時間，一般ton<<tre圖3.2.3二極管動態(tài)電流波形treton3.2.2二極管與門簡單的二極管與門電路如圖3.2.4所示圖3.2.4二極管與門電路設(shè)VCC＝5V，輸入端A、B的高低電平為VIH＝3V，VIL＝0V，二極管的正向?qū)▔航禐閂DF＝0.7V，則：當(dāng)A、B中有一個是低電平0V時，至少有一個二極管導(dǎo)通，使得輸出Y的電壓為0.7V，為低電平；只有A、B中都加高電平3V時，兩個二極管同時導(dǎo)通，使得輸出Y為3.7V，為高電平。其輸入輸出及真值表如表3.2.1和3.2.2所示3.2.2二極管與門規(guī)定3V以上為“1”0.7V以下為“0”3.7V3V3V0.7V0V3V0.7V3V0V0.7V0V0VYBA表3.2.1111001010000YBA表3.2.2其輸出Y和輸入A、B是與的關(guān)系，即3.2.3二極管或門二極管或門電路如圖3.2.5所示圖3.2.5二極管或門電路設(shè)輸入端A、B的高低電平為VIH＝3V，VIL＝0V，二極管的正向?qū)▔航禐閂DF＝0.7V，則：當(dāng)A、B中有一個是低電平0V時，至少有一個二極管導(dǎo)通，使得輸出Y的電壓為0.7V，為低電平；只有A、B中都加高電平3V時，兩個二極管同時導(dǎo)通，使得輸出Y為3.7V，為高電平。3.2.2二極管或門其輸入輸出及真值表如表3.2.3和3.2.4所示其輸出Y和輸入A、B是與的關(guān)系，即圖3.2.5二極管或門電路規(guī)定2.3V以上為10V以下為02.3V3V3V2.3V0V3V2.3V3V0V0V0V0VYBA表3.2.3111101110000YBA表3.2.4二極管構(gòu)成的門電路的缺點(diǎn):3.2.2二極管或門1.電平有偏移:輸出的高低電平數(shù)值與輸入的高低電平數(shù)值相差一個二極管的壓降，后級的二極管門電路電平偏移，甚至使得高電平下降到門限值以下2.帶負(fù)載能力差：由于這種二極管門電路的輸出電阻比較低，故帶負(fù)載能力差，輸出電平會隨負(fù)載的變化而變化。只用于IC內(nèi)部電路3.3CMOS門電路

CMOS邏輯門電路是在TTL器件之后，出現(xiàn)的應(yīng)用比較廣泛的數(shù)字邏輯器件，在功耗、抗干擾、帶負(fù)載能力上優(yōu)于TTl邏輯門，所以超大規(guī)模器件幾乎都采用CMOS門電路，如存儲器ROM、可編程邏輯器件PLD等國產(chǎn)的CMOS器件有CC4000(國際CD4000/MC4000)、高速54HC/74HC系列（國際MC54HC/74HC),此外還有兼容型的74HCT和74BCT系列（BiCMOS）先介紹74系列的反相器和邏輯門，再簡單介紹其它系列的邏輯門一、MOS管的類型和符號a.增強(qiáng)型NMOS符號如圖3.3.1所示3.3.1MOS管(絕緣柵）的開關(guān)特性NMOS共源極接法電路如圖3.3.2（a）所示，輸出特性如(b)所示3.3.1MOS管(絕緣柵）的開關(guān)特性圖3.3.2NMOS管共源極接法電路及其輸出特性增強(qiáng)型NMOS共源極接法電路如圖3.3.3（a）所示，轉(zhuǎn)移特性如(b)所示(a)(b)圖3.3.3NMOS管共源極接法電路3.3.1MOS管(絕緣柵）的開關(guān)特性開啟電壓當(dāng)vGS<VGS(th)，管子截止，iD=0,ROFF>109ΩVGS>VGS

(th)

時,管子導(dǎo)通，iD∝V2GS，RON<1kΩ(a)(b)圖3.3.3NMOS管共源極接法電路3.3.1MOS管(絕緣柵）的開關(guān)特性b.增強(qiáng)型PMOS符號如圖3.3.4所示3.3.1MOS管(絕緣柵）的開關(guān)特性增強(qiáng)型PMOS共源極接法電路如圖3.3.5（a）所示，轉(zhuǎn)移特性如(b)所示3.3.1MOS管(絕緣柵）的開關(guān)特性當(dāng)vGS>VGS(th)，管子截止，iD=0vGS<VGS

(th)

時,管子導(dǎo)通，iD∝V2GS3.3.1MOS管(絕緣柵）的開關(guān)特性c.耗盡型NMOS3.3.1MOS管(絕緣柵）的開關(guān)特性符號如圖3.3.6所示耗盡型NMOS共源極接法電路如圖3.3.7（a）所示，轉(zhuǎn)移特性如(b)所示3.3.1MOS管(絕緣柵）的開關(guān)特性當(dāng)vGS<VGS(off)(負(fù)值），管子截止，iD=0；vGS<VGS(off)

時,管子導(dǎo)通d.耗盡型PMOS3.3.1MOS管(絕緣柵）的開關(guān)特性符號如圖3.3.8所示耗盡型PMOS共源極接法電路如圖3.3.9（a）所示，轉(zhuǎn)移特性如(b)所示3.3.1MOS管(絕緣柵）的開關(guān)特性當(dāng)vGS>VGS(off)(正值），管子截止，iD=0；vGS<VGS(off)時,管子導(dǎo)通3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理一、CMOS反相器的電路結(jié)構(gòu)及工作原理圖3.3.10CMOS反相器電路

圖3.3.10為CMOS反相器的電路其中T1為P溝道增強(qiáng)型MOS管，T2為N溝道增強(qiáng)型MOS管.它們構(gòu)成互補(bǔ)對稱電路1.結(jié)構(gòu)：圖3.3.10CMOS反相器電路3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理它們的開啟電壓分別為VGS（th）P、VGS（th）N，且VGS（th）P＝VGS（th）N

，并設(shè)VDD>|VGS（th)P|+VGS(th)N，2.工作原理當(dāng)vI＝VIL＝0為低電平時，T2截止，T1管導(dǎo)通，輸出電壓為高電平，即3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理當(dāng)vI＝VIH＝VDD為高電平時，T2導(dǎo)通，T1管截止，輸出電壓為低電平，即圖3.3.10CMOS反相器電路特點(diǎn)

1.無論vI是高電平還是低電平，T1和T2管總是一個導(dǎo)通一個截止的工作狀態(tài)，稱為互補(bǔ)，這種電路結(jié)構(gòu)CMOS電路；2.由于無論輸入為低電平還是高電平，T1和T2總是有一個截止的，其截止電阻很高，故流過T1和T2的靜態(tài)電流很小，故其靜態(tài)功耗很小。3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理二、電壓傳輸特性和電流傳輸特性反相器電壓傳輸特性是輸出電壓vo和輸入vI之間的關(guān)系曲線，如圖3.3.11所示。并設(shè)3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理圖3.3.11CMOS反相器的電壓傳輸特性1.電壓傳輸特性AB段：輸入低電平3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理T1管導(dǎo)通，T2截止，輸出電壓為高電平，即CD段：輸入高電平圖3.3.11CMOS反相器的電壓傳輸特性T1管截止，T2導(dǎo)通，輸出電壓為低電平，即BC段：3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理圖3.3.11CMOS反相器的電壓傳輸特性T1、T2同時導(dǎo)通，若T1、T2參數(shù)完全相同，則2.電流傳輸特性3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理圖3.3.12CMOS反相器的電流傳輸特性AB段：輸入低電平T1管導(dǎo)通，T2截止，輸出漏極電流近似為零電流傳輸特性是反相器的漏極電流隨輸入電壓變化曲線，如圖3.3.12所示。也分成三段：3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理CD段：輸入高電平T1管截止，T2導(dǎo)通，輸出漏極電流近似為零圖3.3.12CMOS反相器的電流傳輸特性BC段：3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理圖3.3.12CMOS反相器的電流傳輸特性T1、T2同時導(dǎo)通，有電流iD同時通過，且在vI＝VDD/2附近處，漏極電流最大，故在使用輸入電壓不應(yīng)長時間工作在這段，以防由于功耗過大而損壞。三、輸入端噪聲容限3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理圖3.3.11CMOS反相器的電壓傳輸特性由圖3.3.11CMOS反相器的電壓傳輸特性可知，在輸入電壓vI偏離正常低電平或高電平時，輸出電壓vo并不隨之馬上改變，允許輸入電壓有一定的變化范圍。輸入端噪聲容限：是指在保證輸出高、低電平基本不變（不超過規(guī)定范圍）時，允許輸入信號高、低電平的波動范圍1.定義：2.計算方法3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理輸入噪聲容限分為輸入高電平噪聲容限VNH和輸入低電平噪聲容限VNL。圖3.3.13給出計算輸入噪聲容限的方法。圖3.3.13CMOS反相器輸入噪聲容限示意圖由圖中可知，如果是多個門電路相連時，前一級門電路的輸出即為后一級門電路的輸入其中：圖3.3.13CMOS反相器輸入噪聲容限示意圖3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理VOH（min）－輸出高電平最小值VOL（max）－輸出低電平最大值VIH（min）－輸入高電平最小值VIL（max）－輸入低電平最大值則輸入噪聲容限為圖3.3.13CMOS反相器輸入噪聲容限示意圖3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理輸入噪聲容限和電源電壓VDD有關(guān)，當(dāng)VDD增加時，電壓傳輸特性右移，如圖3.3.14所示3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理圖3.3.14VDD對電壓傳輸特性的影響結(jié)論：可以通過提高VDD來提高噪聲容限3.3.3CMOS反相器的靜態(tài)輸入和輸出特性

CMOS反相器的靜態(tài)（不考率輸入輸出延遲）輸入和輸出特性為輸入端和輸出端的伏安特性一、輸入特性輸入特性是從CMOS反相器輸入端看其輸入電壓與電流的關(guān)系。由于MOS管的柵極和襯底之間存在SiO2為介質(zhì)的輸入電容，而絕緣介質(zhì)又很薄，非常容易被擊穿，所以對由MOS管所組成的CMOS電路，必須采取保護(hù)措施。圖3.3.15為CMOS反相器的兩種常用保護(hù)電路3.3.3CMOS反相器的靜態(tài)輸入和輸出特性圖3.3.15CMOS反相器的兩種常用保護(hù)電路其中D1和D2，正向?qū)▔航禐閂DF＝0.5V～0.7V，反向擊穿電壓約為30V，D2為分布式二極管，可以通過較大的電流，RS的值一般在1.5~2.5KΩ之間。C1和C2為T1和T2的柵極等效電容在輸入信號正常工作范圍內(nèi)，即0≤vI≤VDD，輸入端保護(hù)電路不起作用。當(dāng)vI

>VDD+VF時，D1導(dǎo)通，將柵極電位vG鉗位在VDD+VF，而當(dāng)vI

<-VF時，D2導(dǎo)通，將柵極電位vG鉗位在－VF，這樣使得C1、C2不會超過允許值。圖3.3.15CMOS反相器的兩種常用保護(hù)電路3.3.3CMOS反相器的靜態(tài)輸入和輸出特性其輸入特性如圖3.3.16所示3.3.3CMOS反相器的靜態(tài)輸入和輸出特性圖3.3.16CMOS反相器的輸入特性D1、D2截止D1或D2導(dǎo)通D1或D2導(dǎo)通3.3.3CMOS反相器的靜態(tài)輸入和輸出特性二、輸出特性輸出特性為從反相器輸出端看輸出電壓喝輸出電流的關(guān)系，包括輸出為低電平輸出特性和輸出為高電平輸出特性1.低電平輸出特性在輸入為高電平，即vI＝VIH＝VDD時，此時T1截止，T2導(dǎo)通，如圖3.3.17所示，電流從負(fù)載注入T2，輸出電壓VOL隨電流增加而提高。圖3.3.17輸出為低電平時的電路其特性曲線如圖3.3.18所示3.3.3CMOS反相器的靜態(tài)輸入和輸出特性實(shí)際上是T2管漏極電流iD和漏源電壓vDS之間的關(guān)系圖3.3.18輸出為低電平時的輸出特性3.3.3CMOS反相器的靜態(tài)輸入和輸出特性2.高電平輸出特性在輸入為低電平，即vI＝VIL＝0時，此時T1導(dǎo)通，T2截止，如圖3.3.18所示，電流從T1管流出到負(fù)載，輸出電壓VOH＝VDD－IOHRON1隨電流增加而下降。圖3.3.18輸出為高電平時的電路電流的實(shí)際方向與所設(shè)方向相反其特性曲線如圖3.3.19所示3.3.3CMOS反相器的靜態(tài)輸入和輸出特性圖3.3.19輸出為高電平時的輸出特性高電平輸出特性也和管子的輸出特性有關(guān)，而且vGS越負(fù)，電壓下降的越多3.3.4CMOS反相器的動態(tài)特性一、傳輸延遲時間tPHL和tPLH前面的輸入輸出特性為靜態(tài)特性，沒有考慮電路轉(zhuǎn)換狀態(tài)時的延遲，動態(tài)特性要考慮傳輸延遲時間。由于MOS管的寄生電容和負(fù)載電容的存在，使得輸出電壓的變化滯后輸入電壓的變化，將輸出電壓變化遲后輸入電壓變化的時間成為傳輸延遲時間。tPHL－輸出由高電平跳變?yōu)榈碗娖綍r的傳輸延遲時間tPLH－輸出由低電平跳變?yōu)楦唠娖綍r的傳輸延遲時間tpd－平均傳輸延遲時間，tpd＝（tPHL＋tPLH）/2CMOS電路tPHL＝tPLH圖3.3.20為CMOS非門的輸出輸入波形。3.3.4CMOS反相器的動態(tài)特性圖3.3.20CMOS反相器的輸入輸出波形tPHL－輸入電壓前沿上升到幅值的50％與輸出后沿下降到幅值的50％之間的差值tPLH－輸入電壓后沿下降到幅值的50％與輸出前沿上升到幅值的50％之間的差值二、交流噪聲容限3.3.4CMOS反相器的動態(tài)特性圖3.3.20交流噪聲容限在不同VDD時交流噪聲容限與噪聲電壓作用時間的關(guān)系它反映CMOS反相器的動態(tài)抗干擾能力。其中tw

是脈沖寬度。交流噪聲容限是在窄脈沖作用下，輸入電壓允許變化的范圍，圖3.3.20是輸入為不同寬度窄脈沖時CMOS反相器的交流噪聲容限曲線。即VNA=f（tw）由于電路中存在著開關(guān)時間和分布電容的充放電過程，因而門電路輸出狀態(tài)的改變，直接與輸入脈沖信號的幅度和寬度有關(guān)，當(dāng)輸入脈沖信號的寬度接近于門電路傳輸延遲時間的情況下，則需要較大的輸入脈沖幅度才能使電路的輸出發(fā)生變化。也就是說門電路對窄脈沖的噪聲容限要高于直流噪聲容限。三、動態(tài)功耗3.3.4CMOS反相器的動態(tài)特性當(dāng)CMOS反相器從一種穩(wěn)定工作狀態(tài)突然轉(zhuǎn)變到另一種穩(wěn)定狀態(tài)過程中，將產(chǎn)生附加的功耗，稱為動態(tài)功耗。它包括對負(fù)載電容充放電的功耗PC和在兩個管子同時導(dǎo)通時的功耗PT。其中：CL－負(fù)載電容

f－輸入信號的頻率

VDD－漏極電源電壓電容充放電的功耗為兩個管子同時導(dǎo)通時的功耗PT為3.3.4CMOS反相器的動態(tài)特性其中：CPD－功耗電容，廠家給出總的動態(tài)功耗為3.3.4CMOS反相器的動態(tài)特性CMOS反相器的總功耗靜態(tài)功耗和動態(tài)功耗之和，即其中：PS－靜態(tài)功耗，由于穩(wěn)定時無論輸入是高電平還是低電平，總有一個管子是截止的，故靜態(tài)功耗很小，故在計算總功耗時，一般只計算動態(tài)功耗。3.3.5其他類型的CMOS邏輯門1.CMOS與非門如圖3.3.21所示，T1、T3為兩個串聯(lián)的PMOS，T2、T4為兩個并聯(lián)的NMOS*A、B有一個為“0”時，T2、T4至少有一個截止，T1、T3至少有一個導(dǎo)通，故輸出為高電平，Y＝1圖3.3.21CMOS與非門一、其他邏輯功能的CMOS門電路故：**A、B同時為“1”時，T2、T4同時導(dǎo)通，T1、T3同時截止，故輸出為高電平，Y＝1圖3.3.21CMOS與非門3.3.5其他類型的CMOS邏輯門如圖2.6.3所示，T1、T3為兩個并聯(lián)的PMOS，T2、T4為兩個串聯(lián)的NMOS2.或非門：A、B有一個為“1”時，T2、T4至少有一個導(dǎo)通，T1、T3至少有一個截止，故輸出為低電平，Y＝0A、B同時為“0”時，T2、T4同時截止，T1、T3同時導(dǎo)通故輸出為高電平，Y＝1故：3.3.5其他類型的CMOS邏輯門圖3.3.22CMOS或非門3.帶緩沖級的CMOS門電路3.3.5其他類型的CMOS邏輯門上面電路存在的問題：（以與非門為例）①輸出電阻RO受輸入狀態(tài)的影響；②輸出的高低電平受輸入端數(shù)目的影響3.3.5其他類型的CMOS邏輯門輸入端數(shù)目愈多，輸出為低電平時串聯(lián)的導(dǎo)通電阻越多，低電平VOL越高；輸出為高電平時，并聯(lián)電阻也多，輸出高電平VOH也提高③輸入狀態(tài)不同對電壓傳輸特性有影響，使T2、T4達(dá)到開啟電壓時，輸入電壓vI不同改進(jìn)電路均采用帶緩沖級的結(jié)構(gòu)，如圖3.3.23為帶緩沖級的CMOS與非門電路3.3.5其他類型的CMOS邏輯門圖3.3.23帶緩沖級的與非門輸出為3.3.5其他類型的CMOS邏輯門圖3.3.23帶緩沖級的與非門帶緩沖級的CMOS門電路其輸出電阻、輸出高低電平均不受輸入端狀態(tài)的影響，電壓傳輸特性更陡。二、漏極開路輸出的門電路（OD門）3.3.5其他類型的CMOS邏輯門

為了滿足輸出電平的變換，輸出大負(fù)載電流，以及實(shí)現(xiàn)“線與”功能，將CMOS門電路的輸出級做成漏極開路的形式，稱為漏極開路輸出的門電路，簡稱OD（Open－DrainOutput）門圖3.3.24為OD輸出與非門74HC03電路結(jié)構(gòu)圖，其與非門和非門都是CMOS邏輯門，輸出管為漏極開路的NMOS門圖3.3.24OD輸出與非門74HC03電路結(jié)構(gòu)圖OD門1.結(jié)構(gòu)和符號圖3.3.25所示為OD門的邏輯符號3.3.5其他類型的CMOS邏輯門圖3.3.2５OD門的邏輯符號2.工作原理在使用OD門時，一定要將輸出端通過電阻（叫做上拉電阻）接到電源上，如圖3.3.26所示OD門當(dāng)A、B有一個為低電平，則TN截止，輸出vo＝VDD2，為高電平；當(dāng)A、B同時為高電平，則TN導(dǎo)通，輸出vo＝0，為低電平。故輸出輸入的邏輯關(guān)系為3.3.5其他類型的CMOS邏輯門由此可見，輸出高電平可以改變，故可作電平轉(zhuǎn)換3.“線與”的實(shí)現(xiàn)普通的CMOS邏輯門輸出端不能并聯(lián)使用，但OD門可以將輸出端直接相接，即實(shí)現(xiàn)線與邏輯，其電路如圖3.3.27所示圖3.3.27線與邏輯電路的接法3.3.5其他類型的CMOS邏輯門其工作原理為：3.3.5其他類型的CMOS邏輯門圖3.3.27線與邏輯電路的接法當(dāng)Y1、Y2有一個為低電平時，則為低電平；只有Y1、Y2同時為高電平，兩個輸出管同時截止，輸出為高電平，Y和Y1、Y2為與的關(guān)系輸出端邏輯式為3.3.5其他類型的CMOS邏輯門故OD門的線與實(shí)現(xiàn)了與或非的邏輯功能。4.上拉電阻RL的計算在使用OD門做線與時，一定外接上拉電阻RL。但RL的大小會影響驅(qū)動門輸出電平的大小。RL上的壓降不能太大，否則高電平會低于標(biāo)準(zhǔn)值；RL上的壓降不能太大，否則高電平會低于標(biāo)準(zhǔn)值；RL上的壓降不能太小，否則低電平會高于標(biāo)準(zhǔn)值。故RL的取值要合適。4.上拉電阻RL的計算設(shè)有n個OD門的輸出端并聯(lián)使用，負(fù)載為CMOS與非門的輸入端，電路如圖3.3.28所示3.3.5其他類型的CMOS邏輯門①OD門輸出為高電平當(dāng)所有的OD門輸出管截止輸出為高電平時，其電流的方向如圖3.3.28所示若OD門輸出管輸出管截止時的漏電流為IOH，負(fù)載門高輸入為電平時的輸入電流為IIH，n為并聯(lián)OD門（驅(qū)動門）的個數(shù)，m為負(fù)載門輸入高電平電流的個數(shù)，則有3.3.5其他類型的CMOS邏輯門OD門輸出高電平最小值②OD門輸出為低電平當(dāng)只有一個OD門輸出管導(dǎo)通時，其電流的實(shí)際流向如圖3.3.29所示。其中IIL是每個負(fù)載門低電平輸入電流的絕對值；IOLmax是OD門最大允許的負(fù)載電流。，則3.3.5其他類型的CMOS邏輯門OD門輸出低電平最大值5.OD門的特點(diǎn)：6.OD門的應(yīng)用3.3.5其他類型的CMOS邏輯門①通過改變VDD2的值，來改變輸出高電平VOH的大??；②OD門的輸出管設(shè)計尺寸較大，可以承受很大的電流和電壓，故可以直接驅(qū)動小型繼電器。①實(shí)現(xiàn)與或非邏輯②電平轉(zhuǎn)換由于OD門的高電平可以通過外加電源改變，故它可作為電平轉(zhuǎn)換電路。一般CMOS與非門的電平0~12V，而TTL門為0~3.6V。若需要將邏輯電平為的邏輯電平，只要將負(fù)載電阻接到5V電源即可，其電路如圖3.3.30所示3.3.5其他類型的CMOS邏輯門③實(shí)現(xiàn)數(shù)據(jù)采集如圖3.3.31所示,可實(shí)現(xiàn)母線（總線）的數(shù)據(jù)的接收和傳送3.3.5其他類型的CMOS邏輯門可利用選通信號SA～SC來實(shí)現(xiàn)對不同通道數(shù)據(jù)的采集，并輸送到母線上。接收時，利用選通信號SD～SG來實(shí)現(xiàn)數(shù)據(jù)從不同通道輸出。例3.3.1試為圖3.3.32電路中的外接電阻RL選定合適的阻值。已知G1、G2為OD與非門74HC03，輸出管截止時的漏電流為IOHmax＝5μA，輸出管導(dǎo)通時允許的最大負(fù)載電流為IOLmax＝5.2mA。G3、G4和G5均為74HC00系列與非門，它們的低電平輸入電流和高電平輸入電流為1μA。，要求OD門的高電平VOH≥4.4V，低電平VOL≤0.33V.3.3.5其他類型的CMOS邏輯門解：驅(qū)動管輸出為高電平時3.3.5其他類型的CMOS邏輯門驅(qū)動管輸出為高電平時則可取RL＝10kΩ圖3.3.33為CMOS傳輸門的電路圖及邏輯符號。三、CMOS傳輸門3.3.5其他類型的CMOS邏輯門其中T1為NMOS管，T2為PMOS管，C和C

為一對互補(bǔ)控制信號圖3.3.33CMOS傳輸門

1.電路結(jié)構(gòu)及邏輯符號2.工作原理3.3.5其他類型的CMOS邏輯門若CMOS傳輸門的一端接輸入電壓vI，另一端接負(fù)載電阻RL，如圖3.3.34所示。圖3.3.34傳輸門的工作電路設(shè)RL>>RON，VIH＝VDD，VIL＝0。C的高低電平為VDD和0，則（1）C＝0，C

＝1只要vI在0～VDD之間變化，T1和T2同時截止，輸入和輸出為高阻態(tài)，傳輸門截止，輸出vo＝03.3.5其他類型的CMOS邏輯門（2）C＝1，C

＝0在vI在0～VDD時，若0<vI<VDD-VGS(th)N，T1管導(dǎo)通，T2管截止，如圖3.3.35所示，輸出為vo＝vI；若|VGS(th)P|<vI<VDD，T1管截止，T2管導(dǎo)通，輸出為vo＝vI圖3.3.35CMOS的工作狀態(tài)0<vI<VDD-VGS(th)N|VGS(th)P|<vI<VDD3.特點(diǎn)a.由于T1和T2管的結(jié)構(gòu)對稱，即漏源可以互換，故CMOS傳輸門輸入雙向器件，其輸出端和輸入端也可以互換使用；b.利用CMOS傳輸門和CMOS反相器可以組成各種復(fù)雜的邏輯電路，如一些組合邏輯電路，象數(shù)據(jù)選擇器、寄存器、計數(shù)器等。c.利用CMOS傳輸門可以組成雙向模擬開關(guān)，用來傳輸連續(xù)變化的模擬電壓信號，這一點(diǎn)是其它一般邏輯門無法實(shí)現(xiàn)的。3.3.5其他類型的CMOS邏輯門*CMOS雙向模擬開關(guān)

CMOS雙向模擬開關(guān)電路是由CMOS傳輸門和反相器組成，如圖3.3.36所示。和CMOS傳輸門一樣，它也是屬于雙向器件。其工作原理為：當(dāng)C＝1,開關(guān)閉合，vo＝vI；當(dāng)C＝0,開關(guān)斷開，輸出高阻態(tài)。圖3.3.36CMOS雙向模擬開關(guān)的電路及符號3.3.5其他