集成電路版圖設(shè)計項目教程 課件 3反相器版圖

《集成電路版圖設(shè)計項目教程》2024/1/15標準單元一PDK認知二標準單元反相器版圖設(shè)計三緩沖器版圖設(shè)計四2024/1/15項目3反相器版圖設(shè)計項目3反相器版圖設(shè)計2024/1/15標準單元庫，包括版圖庫、符號庫、電路邏輯庫等。包含了組合邏輯、時序邏輯、功能單元和特殊類型單元。標準單元庫是集成電路芯片后端設(shè)計過程中的基礎(chǔ)部分。運用預(yù)先設(shè)計好的優(yōu)化的庫單元進行自動邏輯綜合和版圖布局布線，可以極大地提高設(shè)計效率，加快產(chǎn)品進入市場的時間。因此，有實力的集成電路設(shè)計公司及加工廠家都應(yīng)該擁有自己的標準單元庫，建立一套完整的與工藝線相對應(yīng)的、內(nèi)容豐富的、設(shè)計合理及參數(shù)正確的單元庫已成為設(shè)計必要的條件。任務(wù)3.1標準單元2024/1/15（1）標準單元種類標準單元能夠?qū)崿F(xiàn)不同邏輯功能的集成電路，按功能類型分為組合邏輯單元、時序邏輯單元、其它功能單元。項目3反相器版圖設(shè)計任務(wù)3.1標準單元單元種類單元內(nèi)容

組合邏輯單元Inverter反相器，NOR、NAND與非門、或非門，AND、OR與、或門，BUFFER緩沖器，MUX多路選擇器，XOR、XNOR異或、同或門，AOI、OAI與或非、或與非門，Adder加法器包括全加器和半加器，Clock時鐘緩沖，延遲線，譯碼器，量化器。

時序邏輯單元Flip-Flop觸發(fā)器：如D觸發(fā)器、JK觸發(fā)器等，可分為不同類型，如不同復(fù)位/置位端組合、單端輸出或雙端輸出、單沿觸發(fā)或雙沿觸發(fā)等。LATCH鎖存器：由兩個反相器和兩個數(shù)據(jù)開關(guān)組成，一般是電平觸發(fā)。其電路結(jié)構(gòu)是D觸發(fā)器的一半，其中包括功能類型和驅(qū)動能力均不同的單元。其他功能單元各種規(guī)模的SRAM、ROM、振蕩器、上電復(fù)位電路、電壓比較器、運算放大器、鎖相環(huán)、IO單元等。2024/1/15（2）標準單元版圖設(shè)計標準單元版圖的設(shè)計，是按照實現(xiàn)的功能要求，優(yōu)化電路的結(jié)構(gòu)布局，實現(xiàn)小面積大密度、布線合理規(guī)整、速度快功耗低最優(yōu)設(shè)計。為了單元之間能夠無縫對接、布局布線也更有條理，每個單元中的各個端口、VDD及GND的位置，都要按規(guī)則的要求進行，降低后面整個系統(tǒng)版圖設(shè)計的難度。標準單元版圖要求高度都一致，寬度可變。而寬度都應(yīng)為晶體管間距最小值的整數(shù)倍或半整數(shù)倍。晶體管間距一般可以為同一阱區(qū)同一摻雜區(qū)的間距（有時也為有源區(qū)的間距）。標準單元版圖設(shè)計一般有布線標準，即基于網(wǎng)格的布線或基于設(shè)計規(guī)則的布線。具體使用怎樣的設(shè)計方案，每家設(shè)計公司大多存在差異。項目3反相器版圖設(shè)計任務(wù)3.1標準單元2024/1/15（3）Pitch設(shè)計標準單元版圖要求高度用Pitch計算。Pitch是單元版圖規(guī)則的一個計量單位。標準單元庫的單元高度，基本都是固定的，方便版圖的布局；高度，通常以Pitch作為計量單位，一般用第二層金屬布線M2的Pitch來表示。Pitch=MinSpacing+MinWidth（最小間距+最小寬度）。Pitch的計算一般有以下三種：金屬布線的中心線與中心線的距離；金屬布線通孔與通孔的距離；金屬布線中心線與通孔的距離。項目3反相器版圖設(shè)計任務(wù)3.1標準單元2024/1/15（3）Pitch設(shè)計在中芯國際0.35μm工藝規(guī)則中，Pitch計算的三種方法如下：1.Pitch計算用金屬布線的中心線與中心線的距離。金屬布線M2的最小間距0.5μm,布線寬度為0.6μm。這時，Pitch值的計算公式為最小間距(0.5μm)+布線寬度(0.6μm)=1.1μm。2.Pitch計算用金屬布線通孔與通孔的距離。這時，Pitch值的計算公式為最小間距(0.5μm)+2倍的金屬布線M2包圍通孔的最小包圍0.15μm+布線寬度(0.6μm)=1.4μm。3.Pitch計算用金屬布線中心線與通孔的距離。這時，Pitch值的計算公式為最小間距(0.5μm)+1倍的金屬布線M2包圍通孔的最小包圍0.15μm+布線寬度(0.6μm)=1.25μm。項目3反相器版圖設(shè)計任務(wù)3.1標準單元ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15標準單元PDK認知標準單元反相器版圖設(shè)計三緩沖器版圖設(shè)計四2024/1/15二一項目3反相器版圖設(shè)計2024/1/15（1）PDK介紹一般情況下，芯片制造公司（Foundry）會提供一個工藝設(shè)計工具包（PDK）文件。Foundry提供的PDK是連接制造工廠與設(shè)計公司的一個很重要的橋梁！1.PDK主要包含：1.器件模型(DeviceModel)：由Foundry提供的仿真模型文件；Symbols&View：用于原理圖設(shè)計的符號，參數(shù)化的設(shè)計單元都通過了Spice仿真的驗證；2.CDF(ComponentDescriptionFormat,組件描述格式)&Callback：器件的屬性描述文件，定義了器件類型、器件名稱、器件參數(shù)及參數(shù)調(diào)用關(guān)系函數(shù)集Callback、器件模型、器件的各種視圖格式等；3.Pcell(ParameterizedCell，參數(shù)化單元)：它由Cadence的Skill語言編寫，其對應(yīng)的版圖通過了DRC和LVS驗證，方便設(shè)計人員進行SchematicDrivenLayout(原理圖驅(qū)動的版圖)設(shè)計流程；4.技術(shù)文件(TechnologyFile)：用于版圖設(shè)計和驗證的工藝文件，包含GDSII的設(shè)計數(shù)據(jù)層和工藝層的映射關(guān)系定義、設(shè)計數(shù)據(jù)層的屬性定義、在線設(shè)計規(guī)則、電氣規(guī)則、顯示色彩定義和圖形格式定義等；5.PVRule(物理驗證規(guī)則)文件：包含版圖驗證文件DRC/LVS/RC提取,支持Cadence的Diva、Dracula、Assura和Mentor的Calibre驗證工具等。項目3反相器版圖設(shè)計任務(wù)3.2

PDK認知2024/1/15（2）PDK的開發(fā)介紹由晶圓廠提供的工藝信息，包括了設(shè)計規(guī)則文件、電學規(guī)則文件、版圖層次定義文件、SPICE仿真模型、器件版圖和器件定制參數(shù)。晶圓廠提供的工藝信息是開發(fā)PDK唯一的輸入條件，利用它們在PAS(PDKAutomationSystem)中開發(fā)GTE(GraphicalTechnologyEditor，圖形化技術(shù)編輯器)的數(shù)據(jù)集，即可生成PDK的各種工具包。1.技術(shù)文件：在PASGTE中，技術(shù)文件中的層次定義方法是和Virtuoso版圖編輯器一致的。在技術(shù)文件和顯示文件都已經(jīng)存在的情況下，就可以把這些文件直接輸入到PASGTE中。2.PVRule文件：PASGTE可以讓用戶用圖形化的方式定制與DRC/LVS/RCX文件有關(guān)的工藝技術(shù)信息。3.Pcell和CDF：Pcell是參數(shù)化的單元，這里的參數(shù)指的就是CDF參數(shù)。它們的組合能夠?qū)崿F(xiàn)用戶定制的所有功能，是PDK的核心部分。PDK的Pcell和CDF都是由SKILL語言開發(fā)的。關(guān)于PDK的熟悉與使用是每個版圖設(shè)計人員必須具備的能力。項目3反相器版圖設(shè)計任務(wù)3.2

PDK認知2024/1/15（3）標準Cell介紹對于版圖設(shè)計人員來說，Pcell需要自己來設(shè)計，具體設(shè)計方法和使用方法后面課程會詳細介紹。還需要根據(jù)工藝文件設(shè)計一些常用的標準單元（Cell），這些Cell在后面的版圖設(shè)計中會經(jīng)常用到。

一般芯片制造公司會提供PDK，更多的設(shè)計公司自己會設(shè)計這些標準版圖單元以滿足本公司版圖的需要，需要掌握如何去設(shè)計這些Cell。在版圖設(shè)計中，對于給定的制造工藝，接觸孔和通孔的大小是固定的。那么，可以做一個和接觸孔或通孔相關(guān)聯(lián)的標準Cell，該單元中包含接觸孔或通孔的頂層和底層的工藝層。因為它是固定大小和工藝層的，在以后的版圖設(shè)計中可以反復(fù)多次的調(diào)用這個標準設(shè)計單元。項目3反相器版圖設(shè)計任務(wù)3.2

PDK認知ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15標準單元PDK認知標準單元反相器版圖設(shè)計二緩沖器版圖設(shè)計四2024/1/15三一項目3反相器版圖設(shè)計2024/1/15（1）反相器電路圖CMOS反相器的晶體管電路結(jié)構(gòu)非常簡單，它是由一個PMOS管和一個NMOS管連接而成，那么就能夠依據(jù)電路圖來設(shè)計反相器的版圖了。項目3反相器版圖設(shè)計任務(wù)3.3標準單元反相器版圖設(shè)計CMOS反相器的符號圖、電路圖和真值表。2024/1/15（2）反相器版圖電路圖中兩個晶體管的柵極連在一起，作為反相器的輸入；兩個晶體管的漏極連接在一起，作為反相器的輸出；PMOS的源極和襯底與電源相連，NMOS晶體管的源極和襯底與地相連。對應(yīng)在版圖設(shè)計中，兩個晶體管柵極的連接通過多晶硅來實現(xiàn)，柵極與外界信號的連接通過在多晶硅上加接觸孔和金屬層來實現(xiàn)；漏極的連接通過金屬層來實現(xiàn)；襯底與電源或地的連接通過在襯底上加接觸孔和金屬層來實現(xiàn)，源極和電源或地的連接也是通過金屬層來實現(xiàn)的。項目3反相器版圖設(shè)計任務(wù)3.3標準單元反相器版圖設(shè)計反相器的版圖和晶體管級電路圖標準單元PDK認知標準單元反相器版圖設(shè)計二緩沖器版圖設(shè)計三2024/1/15四一項目3反相器版圖設(shè)計2024/1/15（1）緩沖器電路圖

多個反相器串聯(lián)在一起可以構(gòu)成緩沖器(Buffer)。如果有偶數(shù)個反相器串聯(lián)在一起，則輸入和輸出的邏輯是相同的。如果有奇數(shù)個反相器串聯(lián)在一起，則輸入和輸出的邏輯是相反的。緩沖器提供了電信號的整形，并為大的扇出負載提供了更大的驅(qū)動強度。項目3反相器版圖設(shè)計任務(wù)3.4緩沖器版圖設(shè)計2024/1/15（2）緩沖器版圖利用反相器版圖來進行緩沖器的版圖設(shè)計。繪制版圖時可以復(fù)制第一個反相器，在第一個反相器后面黏貼放置第二個反相器，然后用金屬線將第一個反相器的輸出連接至第二個反相器的輸入即可。項目3反相器版圖設(shè)計任務(wù)3.4緩沖器版圖設(shè)計2024/1/15（3）層次化設(shè)計在版圖設(shè)計中，大多數(shù)不采用直接復(fù)制的方法來繪制具有相同功能的版圖，這種方法的最大缺點是：當有一個晶體管的尺寸發(fā)生變化時，其他所有被復(fù)制的晶體管的尺寸都要進行相應(yīng)的修改，這就增加了版圖修改的工作量。在版圖設(shè)計中，大多數(shù)采用層次化設(shè)計。層次化設(shè)計，它含有引用或使用其它版圖單元Ce