皖南醫(yī)學(xué)院《計(jì)算機(jī)基礎(chǔ)》2017-2018學(xué)年期末試卷

皖南醫(yī)學(xué)院《計(jì)算機(jī)基礎(chǔ)》2017-2018班級(jí)學(xué)號(hào)姓名成績(jī)題號(hào)一二三四五分?jǐn)?shù)得分一、選擇題（每小題2分，共36分）得分1.-1022的32位補(bǔ)碼用十六進(jìn)制表示為。A.000003FEHB.0000FC02HC.FFFF03FEHD.FFFFFC02H2.假定變量f的數(shù)據(jù)類型為float，f=-4.093e3，則變量f的機(jī)器數(shù)表示為。A.457FD000HB.C57FD000HC.C5FFD000HD.C67FE800H3.某8位計(jì)算機(jī)中，假定帶符號(hào)整數(shù)變量x和y的機(jī)器數(shù)用補(bǔ)碼表示，[x]補(bǔ)=F5H，[y]補(bǔ)=7EH，則x–y的值及其相應(yīng)的溢出標(biāo)志OF分別是。4.考慮以下C語(yǔ)言代碼：shortsi=–8196;inti=si;執(zhí)行上述程序段后，i的機(jī)器數(shù)表示為。A.00009FFCHB.0000DFFCHC.FFFF9FFCHD.FFFFDFFCH5.以下幾種存儲(chǔ)結(jié)構(gòu)中，采用相聯(lián)存取方式訪問(wèn)信息的是。A.堆棧B.直接映射cacheC.分支歷史記錄表D.主存頁(yè)表6.假定用若干個(gè)16K×8位的存儲(chǔ)器芯片組成一個(gè)64K×8位的存儲(chǔ)器，按字節(jié)編址，芯片內(nèi)各單元交叉編址，則地址BFFFH所在的芯片的最小地址為。A.0000HB.0001HC.0002HD.0003H7.假定主存地址位數(shù)為32位，按字節(jié)編址，主存和cache之間采用全相聯(lián)映射方式，主存塊大小為一個(gè)字，每字32位，采用回寫（WriteBack）方式和隨機(jī)替換策略，則能存放32K字?jǐn)?shù)據(jù)的cache的總?cè)萘恐辽賾?yīng)有多少位？()A.1536KB.1568KC.2016KD.2048K8.某計(jì)算機(jī)按字節(jié)編址，采用小端方式存儲(chǔ)信息。其中，某指令的一個(gè)操作數(shù)為16位，該操作數(shù)采用基址尋址方式，指令中形式地址（用補(bǔ)碼表示）為FF00H，當(dāng)前基址寄存器的內(nèi)容為C0000000H，則該操作數(shù)的LSB存放的地址是。A.BFFFFF00HB.BFFFFF01HC.C000FF00HD.C000FF01H9.通常將在部件之間進(jìn)行數(shù)據(jù)傳送的指令稱為傳送指令。以下有關(guān)各類傳送指令功能的敘述中，錯(cuò)誤A.出/入棧指令（push/pop）完成CPU和棧頂之間的數(shù)據(jù)傳送B.訪存指令（load/store）完成CPU和存儲(chǔ)單元之間的數(shù)據(jù)傳送C.I/O指令（in/out）完成CPU和I/O端口之間的數(shù)據(jù)傳送D.寄存器傳送指令（move）完成CPU和寄存器之間的數(shù)據(jù)傳送10.執(zhí)行完當(dāng)前指令后，PC中存放的是后繼指令的地址，因此PC的位數(shù)和(A.指令寄存器B.程序狀態(tài)字寄存器C.主存地址寄存器D.指令譯碼器11.下列有關(guān)指令和微指令之間關(guān)系的描述中，正確的是。A．一條指令的功能通過(guò)執(zhí)行一條微指令來(lái)實(shí)現(xiàn)B．一條指令的功能通過(guò)執(zhí)行一個(gè)微程序來(lái)實(shí)現(xiàn)C．一條微指令的功能通過(guò)執(zhí)行一條指令來(lái)實(shí)現(xiàn)D．一條微指令的功能通過(guò)執(zhí)行一個(gè)微程序來(lái)實(shí)現(xiàn)12.以下給出的事件中，無(wú)需異常處理程序進(jìn)行處理的是。A.除數(shù)為0B.地址越界C.缺頁(yè)故障D.cache缺失13.以下給定的情況中，可能不會(huì)引起指令流水線阻塞的是。A.跳轉(zhuǎn)指令執(zhí)行B.TLB缺失C.結(jié)果溢出D.cache缺失14.假定一個(gè)同步總線的工作頻率為33MHz，總線中有32位數(shù)據(jù)線，每個(gè)總線時(shí)鐘傳輸一次數(shù)據(jù)，則該總線的最大數(shù)據(jù)傳輸率為。A.66MB/sB.132MB/sC.528MB/sD.1056MB/s15.在計(jì)數(shù)器定時(shí)查詢方式下，若每次計(jì)數(shù)都從0開始，則()。A.設(shè)備號(hào)小的設(shè)備優(yōu)先級(jí)高B.設(shè)備號(hào)大的設(shè)備優(yōu)先級(jí)高C.每個(gè)設(shè)備的優(yōu)先級(jí)均等D.每個(gè)設(shè)備的優(yōu)先級(jí)隨機(jī)變化16.假定計(jì)算機(jī)系統(tǒng)中連接主存和磁盤的I/O總線的帶寬是68.8MB/s，磁盤的最大數(shù)據(jù)傳輸率是5MB/s。如果允許磁盤輸入/輸出占用100%的總線和主存帶寬，那么總線上可同時(shí)接入的磁盤個(gè)數(shù)最多是17.以下給出的部件中，不包含在外設(shè)控制接口電路中的是。A.標(biāo)志寄存器B.數(shù)據(jù)緩存器C.命令（控制）寄存器D.狀態(tài)寄存器18.以下有關(guān)CPU響應(yīng)外部中斷請(qǐng)求的敘述中，錯(cuò)誤的是。A.每條指令結(jié)束后，CPU都會(huì)轉(zhuǎn)到“中斷響應(yīng)”周期進(jìn)行中斷響應(yīng)處理B.在”中斷響應(yīng)”周期，CPU先將中斷允許觸發(fā)器清0，以使CPU關(guān)中斷C.在”中斷響應(yīng)”周期，CPU把后繼指令地址作為返回地址保存在固定地方D.在”中斷響應(yīng)”周期，CPU把取得的中斷服務(wù)程序的入口地址送PC得分得分2.ALU3.RISC4.RAID5.VLIW得分1.（8分）假設(shè)某計(jì)算機(jī)按字節(jié)編址，L1datacache的數(shù)據(jù)區(qū)大小為128B，采用直接映射方式，主存和cache交換的塊的大小為16B，cache初始為空。以下是對(duì)矩陣進(jìn)行轉(zhuǎn)置的程序段：typedefintarray[4][4];voidtranspose(arraydst,arraysrc){inti,j;for(i=0;i<4;i++)for(j=0;j<4;j++)dst[j][i]=src[i][j];}若sizeof(int)=4，數(shù)組dst從地址0000C000H開始存放，數(shù)組src從地址0000C040H開始存放。仿照col=0,row=0欄目中的形式填寫表1，說(shuō)明數(shù)組元素src[row][col]和dst[row][col]各自映射到cache哪一行，其訪問(wèn)是命中（hit）還是缺失（miss）。src數(shù)組dst數(shù)組col=0col=1col=2col=3col=0col=1col=2col=3row=00/missrow=1row=2row=3220分）某高級(jí)語(yǔ)言源程序?qū)崿F(xiàn)“找到save數(shù)組中第一個(gè)不等于k的元素”功能，其核心循環(huán)語(yǔ)句如下：“while(save[i]==k){i+=1;}”。若對(duì)其編譯時(shí)，編譯器將i和k分別分配在寄存器$s3和$s5中，數(shù)組save的基址存放在$s6中，則生成的MIPS匯編代碼段如下。loop:sll$t1,$s3,2#R[$t1]←R[$s3]<<2，即R[$t1]=i×4add$t1,$t1,$s6#R[$t1]←R[$t1]+R[$s6]，即R[$t1]=Addressofsave[i]lw$t0,0($t1)#R[$t0]←M[R[$t1]+0]bne$t0,$s5,exit#ifR[$t0]≠R[$s5]thengotoexitaddi$s3,$s3,1#R[$s3]←R[$s3]+1，即i=i+1jloop#gotoloopexit:假設(shè)從loop處開始的指令存放在內(nèi)存80000處，則上述循環(huán)對(duì)應(yīng)的MIPS機(jī)器碼如圖1所示。009200990980582812根據(jù)上述敘述，回答下列問(wèn)題，要求說(shuō)明理由或給出計(jì)算過(guò)程。（1）數(shù)組save每個(gè)元素占幾個(gè)字節(jié)？（2）MIPS中有多少個(gè)通用寄存器？（3）addi指令的操作碼是多少？（4）標(biāo)號(hào)exit的值是多少？如何根據(jù)bne指令計(jì)算得到？（5）標(biāo)號(hào)loop的值是多少？如何根據(jù)jump指令計(jì)算出得到？MIPS中跳轉(zhuǎn)指令的跳轉(zhuǎn)范圍是多少?（6）假定如圖2所示的單周期數(shù)據(jù)通路和如圖3所示的多周期數(shù)據(jù)通路中各主要功能單元的操作時(shí)間為：存儲(chǔ)器─200ps；ALU和加法器─100ps；寄存器堆讀或?qū)懇?0ps。在不考慮多路選擇器、控制單元、PC、擴(kuò)展器和線路等延遲的情況下，單周期和多周期處理器的時(shí)鐘周期最小各為多少？若上述程序段共循環(huán)執(zhí)行10次，則在單周期數(shù)據(jù)通路和多周期數(shù)據(jù)通路中執(zhí)行各需要多少時(shí)間？（7）若采用轉(zhuǎn)發(fā)技術(shù)，并控制寄存器堆在前半周期寫數(shù)據(jù)在后半周期讀數(shù)據(jù)，則哪些指令之間的數(shù)據(jù)相關(guān)能夠被消除，哪些指令之間的數(shù)據(jù)相關(guān)不能被消除？假定在如圖4所示的采用“轉(zhuǎn)發(fā)+阻塞”技術(shù)的流水線處理器中執(zhí)行上述程序，同時(shí)對(duì)分支冒險(xiǎn)采用“一位動(dòng)態(tài)預(yù)測(cè)”（初始預(yù)測(cè)為轉(zhuǎn)移）方式，條件檢測(cè)和分支目標(biāo)地址的修改都在“執(zhí)行（Ex）”階段進(jìn)行，jump指令在“譯碼（ID）”階段進(jìn)行跳轉(zhuǎn)目標(biāo)地址修改，則執(zhí)行10次循環(huán)所用的時(shí)間為多少？這種情況下，流水線處理器的執(zhí)行速度大約各是單周期處理器和多周期處理器的多少倍？五、簡(jiǎn)答題（共五、簡(jiǎn)答題（共16分）3.（10分）某計(jì)算機(jī)CPU主頻為1GHz，所連接的某外設(shè)的最大數(shù)據(jù)傳輸率為40kBps，該外設(shè)接口中有一個(gè)32位的數(shù)據(jù)緩存器，相應(yīng)的中斷服務(wù)程序的執(zhí)行時(shí)間為500個(gè)時(shí)鐘周期。請(qǐng)回答下列問(wèn)題：（1）是否可用中斷方式進(jìn)行該外設(shè)的輸入輸出？若能的話，在該設(shè)備持續(xù)工作期間，CPU用于該設(shè)備進(jìn)行輸入/輸出的時(shí)間占整個(gè)CPU時(shí)間的百分比大約為多少？（2）若該外設(shè)的最大數(shù)據(jù)傳輸率提高到4MBps，則可否用中斷方式進(jìn)行輸入輸出？若此時(shí)采用周期挪用DMA方式進(jìn)行輸入/輸出，每挪用一個(gè)周期傳送一個(gè)32位數(shù)據(jù)，一次DMA傳送完成1000字節(jié)的數(shù)據(jù)傳送，DMA初始化和后處理的時(shí)間為2000個(gè)時(shí)鐘周期，不考慮訪存沖突，則CPU用于該設(shè)備進(jìn)行輸入