講義第10章組合邏輯電路概要

講義第10章組合邏輯電路概要第10章組合邏輯電路(1)數(shù)字電路分類：①組合邏輯電路(簡稱組合電路);②時序邏輯電路(簡稱時序電路，第10章介紹)。(2)組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關(guān)。(例如：編碼器、譯碼器、全加器等等)(組合邏輯電路的基本單元電路是門電路，描述組合邏輯電路邏輯功能的方法主要有：邏輯表達式、真值表和工作10.1組合邏輯電路的分析和設(shè)計10.1.1組合邏輯電路的分析組合電路分析：就是根據(jù)已知的組合邏輯電路，找出組合電路的輸出與輸入的關(guān)系，指出電路所能實現(xiàn)的邏輯功能。(電路圖已知，求真值表。)(1)由邏輯圖寫出輸出端的邏輯表達式；(2)運用邏輯代數(shù)將所得邏輯函數(shù)表達式化簡或變換；(3)列出輸入輸出關(guān)系的邏輯狀態(tài)表(即真值表);(4)分析電路的邏輯功能。(書上206頁，例題10-1)10.1.2組合邏輯電路的設(shè)計組合電路設(shè)計的含義：組合電路的“設(shè)計”(或稱“綜合”)與組合電路的分析方法相反，它是根據(jù)要完成的邏輯功能，畫出實現(xiàn)該功能的最簡邏輯電路。最簡的含義：器件數(shù)最少，器件種類最少，連線最少。組合邏輯電路的設(shè)計步驟：(1)根據(jù)邏輯問題的邏輯關(guān)系，確定輸入變量和輸出變量；(引起事件的原因定為輸入變量；事件的結(jié)果定為輸出變(2)根據(jù)給定的因果關(guān)系寫出邏輯真值表；(3)由真值表寫出邏輯函數(shù)表達式；(4)根據(jù)所用的器件類型，將函數(shù)化簡，把變量變換成所(5)根據(jù)化簡或者變化后的邏輯表達式畫出電路圖。注意：在設(shè)計當(dāng)中，應(yīng)該根據(jù)所用門電路的類型來化簡邏輯表達式。(例如：用與非門設(shè)計時，應(yīng)把邏輯函數(shù)表達式變換為最(書上208頁，例題10-3、10-4、10-5、10-6)10.2常用集成組合邏輯電路(在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法。)在數(shù)字電路中，為了區(qū)分一系列不同的事物，將其中的每個事物用一系列邏輯“0”和邏輯“1”按一定規(guī)律編排起來，組成不同的代碼來表示，這就是編碼的含意。)(1)編碼：把二進制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。(2)編碼器：完成編碼功能的電路統(tǒng)稱為編碼器。1、二進制編碼器(1)普通二進制編碼器：用n位二進制代碼對2nN=個信號進行編碼的電路稱為二進制編碼器。如圖10-13所示，為與非門組成的3位二進制編碼器的電路圖。又稱8線—3線編碼器。①二進制編碼器對輸入信號的規(guī)定：在任何時刻只允許一路有效輸入信號到達編碼器的輸入端，而不允許有兩個或兩個以上的有效輸入信號同時出現(xiàn)在編碼器的輸入端。②由電路圖可知，此編碼器有8個輸入07YY,3個輸出可ABC、、。③根據(jù)電路圖可以得到各個輸出的表達式：4567(如果我們規(guī)定，在任一時刻只能有一路輸入端有信號到來，其余輸入端均無信號到達。有信號用“1”表示，無信號用“0”表示。則圖10-13所示的邏輯電路可完成八路輸入信號的編碼(全0為0Y輸入有效)。)④表10-6給出了圖10-13所示二進制編碼器的的真值表。⑤07YY八路輸入信號編碼分別為(它用3位二進制代碼對8個輸入信號進行編碼，所以圖10-13所示的邏輯電路為3位二進制普通編碼器，又稱為8線—3線編碼器)(當(dāng)編碼器的輸入端輸入信號不止一個時，輸出為全1,編碼器的輸出發(fā)生混亂。這是因為普通編碼器不允許兩個及以上的輸入信號同時有效的緣故?？稍趯嶋H應(yīng)用中，往往有二個輸入端或者二個以上的輸入端有信號同時到達編碼器，因此，普通編碼器缺乏實用性。解決的方法是采用優(yōu)先編碼。)(2)二進制優(yōu)先編碼器(74LS148(T4148):8線—3線)①優(yōu)先編碼：所謂優(yōu)先編碼，就是將所有的輸入信號按優(yōu)先順序進行排隊。當(dāng)幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先級別最高的一個進行編碼。實現(xiàn)優(yōu)先編碼的電路稱為優(yōu)先編碼器。(也就是說，允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進行編碼，而對其它優(yōu)先級別低的信號不②74LS148優(yōu)先編碼器以低電平輸入為有效信號，各輸入信號按照70II→優(yōu)先級逐漸降低，7I的優(yōu)先級最高，OI的優(yōu)先級最低。③74LS148芯片的引腳圖如圖10-14所示。1)緊靠四邊形的小圓圈表示“低電平為有效信號”。2)四邊形內(nèi)部標(biāo)注為引腳功能說明。3)四邊形外部標(biāo)準(zhǔn)為4)TS:為選通輸入端，低電平有效。當(dāng)0TS=時允許編定在高電平)5)SY:為選通輸出端，只有當(dāng)所有的編碼輸入都為高電平，且OTS=時，OSY=表示電路工作，但無編碼信號輸入，級連時可以擴展優(yōu)先編碼功能。6)EXY:為優(yōu)先擴展輸出端，級連時可作輸出位的擴展只要有任何一個編碼輸入，且OTS=時，OEXY=表示電路工作，有編碼信號輸入7)級聯(lián)應(yīng)用時，高位片的SY端與低位片的TS端連接起來，高位片的EXY可作為高位的編碼輸出位。74LS148芯片的邏輯功能如表10-7所示，為二進制優(yōu)先編碼器的真值表74LS148為二進制優(yōu)先編碼器，其輸入輸出都是低電平有效。所以，輸出為十進制數(shù)碼07對應(yīng)的二進制碼的反碼。例如：數(shù)碼“0”的二進制碼為“000”,而74LS148編碼器輸出為反碼“111”。也就是說，當(dāng)輸入為數(shù)碼“0”(即OI為0)時，輸出為“111”。(要想0I有效，其它引腳17II都必須接高電平，使其無效，因為0I引腳的優(yōu)先級(需要大家掌握的就是74LS148芯片的邏輯功能、真值表和它的芯片引腳。)2、二一十進制編碼器(1)常用二—十進制編碼二一十進制碼(又稱BCD碼):用二進制碼表示一位十進碼有8421碼(8421分別代表位權(quán))如數(shù)字5的8421碼為“0101”。(表10-8給出了幾種常見的BCD碼)其余碼制還有2421碼，其權(quán)值依次為2、4、2、1;余3碼，由8421BCD碼每個代碼加0011得到；格雷碼是一種循環(huán)碼，其特點是任意相鄰的兩個數(shù)碼，僅有一位代碼不同，其它①8421BCD編碼器：將十進制的十個數(shù)碼09編成二進制代碼的電路。如圖10-15所示為8421BCD編碼器的框圖。(8421BCD編碼器的工作原理與二進制編碼器類似。)②由框圖可知，此編碼器有10個輸入09II(對應(yīng)十進制的10個數(shù)碼04個輸出為ABCD、、、。8421BCD碼編碼器編碼表如表10-9所示。③根據(jù)表10-9可以得到各個輸出的表達式：135792367④09II十路輸入信號(數(shù)碼09)編碼分別為0000、0001、0010、0011、010(它用4位二進制代碼對10個(09II)輸入信號進行編碼，所以二一十進制編碼器又稱為10//4線編碼器。)(實際上四位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示09十個數(shù)碼，最常用的是用8421碼來對十進制碼進行編碼。)(3)二一十進制優(yōu)先編碼器(74LS147:10線—4線)①74LS147優(yōu)先編碼器以低電平輸入為有效信號，各輸入信號按照90II→優(yōu)先級逐漸降低，9I的優(yōu)先級最高，OI的優(yōu)先級最低。②74LS147芯片的引腳圖如圖10-16所示。1)緊靠四邊形的小圓圈表示“低電平為有效信號”。2)四邊形內(nèi)部標(biāo)注為引腳功能說明。,3)四邊形外部標(biāo)準(zhǔn)為引腳編號。4)芯片第16腳為電源，第8腳為地，第15腳為空腳。③74LS147芯片的邏輯功能如表10-10所示，為二一十進制優(yōu)先編碼器的真值表。(需要大家掌握的就是74LS147芯片的邏輯功能、真值表74LS147為二一十進制8421BCD優(yōu)先編碼器，其輸入輸出都是低電平有效。所以，輸出為十進制數(shù)碼09對應(yīng)的8421BCD碼的反碼。例如：數(shù)碼“0”的8421BCD碼為“0000”,而74LS147編碼器輸出為反碼“1111”。也就是說，當(dāng)輸入為數(shù)碼“0”(即OI為0)時，輸出為“1111”。(要想0I有效，其它引腳19II都必須接高電平，使其無效，因為OI引腳10.2.2譯碼器(1)譯碼器的功能：譯碼是編碼的逆過程，即將每個二進制代碼賦予的含義翻譯出來，給出相應(yīng)的輸出信號。實現(xiàn)譯碼操作的電路稱為譯碼器。(或者說，譯碼器是可以將輸入二進制代碼的狀態(tài)翻譯成輸出信號，以表示原來含義的電路。)(2)譯碼器分類①變量譯碼器：表示輸入變量狀態(tài)的組合電路，如二進制②碼制變化譯碼器：用于一個數(shù)據(jù)的不同代碼之間的相互變換，如二一十進制譯碼器。③顯示譯碼器：將數(shù)字、文字、符號的代碼譯成數(shù)字、文字、符號的電路。1、二進制譯碼器(1)二進制譯碼器：二進制譯碼器的輸入是一組二進制代碼，輸出則是一組高、低電平信號。它具有n輸入端，2n個輸出端。對應(yīng)每一組輸入代碼，只有其中一個輸出端為有效電平，其余輸出端為無效電平。(表10-11給出了二進制譯碼器真值表，這是一個3線—8線的譯碼器。)二進制譯碼器是常用組合邏輯芯片，應(yīng)用十分廣泛，相應(yīng)的集成譯碼器產(chǎn)品也較多，按照輸入、輸出線的多少有二-四譯碼器、三-八譯碼器、四-十六譯碼器等。可通過74LS138來理解(2)三一八譯碼器74LS138(圖10-18給出了74LS138芯片的引腳圖)①2A、1A、OA為譯碼器的輸入端(又稱為地址端),07YY為譯碼器的輸出端。②1S、2S、3S為控制端：當(dāng)11S=,230SS==時，譯碼器工作。③譯碼器工作時，其輸出函數(shù)07YY的表達式為：iiY所以將這種譯碼器稱為最小項譯碼器。)④74LS138的真值表(書上215頁，例題10-7、例題10-8)例題10-7分析：整個級聯(lián)電路的控制端為S,它的取值將決定芯片①片1:211SS=?=,因為只有當(dāng)1TS=,120SS==時，譯碼器工作，所以片1禁止工作；②片2:1211SSS=?==,因為只有當(dāng)1TS=,120SS==時，譯碼器工作，所以片2禁止工作結(jié)論：1S=時，級聯(lián)電路被禁止①片1:200SS=?=,當(dāng)高位3100AS=?=,此時片1工作②片2:1200SSS=?==,但由于300TAS=?=,所以片2禁止工作結(jié)論：當(dāng)0S=,30A=時，片1工作，片2禁止工作。此時，輸出07ZZ是2100AAA的譯碼(即00000111)。(3)0S=,31A=時①片1:200SS=?=,當(dāng)高位3111AS=?=,此時片1禁2工作結(jié)論：當(dāng)0S=,31A=時，片1禁止工作，片2工作。此時，輸出815ZZ是2101AAA的譯碼(即。例題10-8:用譯碼器實現(xiàn)組合邏輯電路n位二進制譯碼器的輸出給出了n變量的全部最小項，利用附加電路可獲得任何形式輸入變量數(shù)不大于n的組合邏注意：由于譯碼器輸出端都是低電平有效，所以應(yīng)該把得到的最小項變換為非的形式iiYm=2、二一十進制譯碼器(1)二一十進制譯碼器：將十進制數(shù)的二進制編碼即BCD碼翻譯成對應(yīng)的十個輸出信號，稱為二一十進制譯碼器，也叫做4線—10線譯碼器。(2)四—十譯碼器74LS42(圖10-21給出了74LS42譯碼(又稱為地址端),09YY為譯碼器的輸出端。②譯碼器工作時，其輸出函數(shù)0(四—十譯碼器與二進制譯碼器基本類似，以低電平作為有效輸出)注意：74LS42的功能：只是將前十種編碼(09)譯碼，對1015的編碼，譯碼輸出全為1。(3)二一十進制譯碼器的輸出表達式，根據(jù)邏輯圖可得(4)二—十進制譯碼器的真值表(如表10-12所示)3、顯示譯碼器(在數(shù)字電路中，常常需要把運算結(jié)果用十進制數(shù)顯示出來，這就要用顯示譯碼器)(用來驅(qū)動各種顯示器件，把用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀顯示出來的電路稱為顯示譯碼器。數(shù)碼顯示管是常用的顯示器件之一。)(1)半導(dǎo)體數(shù)碼管常用的數(shù)碼顯示管有半導(dǎo)體發(fā)光二極管構(gòu)成的LED和液晶數(shù)碼管LCD兩類。(我們常見的都是LED)①數(shù)碼管：數(shù)碼管是顯示數(shù)碼的常見器件。它是用某些特殊的半導(dǎo)體材料分段式封裝而成。(用磷砷化鎵作成的PN結(jié)，當(dāng)外加正向電壓時，可以將電能轉(zhuǎn)換成光能，從而發(fā)出清晰悅目的光線。)(圖10-22為數(shù)碼管的管腳排列圖，圖，中間兩個引腳為八個LED的公共端。由于二極管具有單向?qū)щ娦?，因此，?shù)碼管具有共陰、共陽兩種類型)②共陽數(shù)碼管和共陰數(shù)碼管各個二極管的陽極相互連接組成公共端，為共陽數(shù)碼管；各個二極管的陰極相互連接組成公共端，為共陰數(shù)碼管。(LED數(shù)碼管將十進制數(shù)碼分成七段，每一段都是一個發(fā)光二極管，七個發(fā)光二極管有共陰極和共陽極兩種接法。共陰極數(shù)碼管某一段接高電平時發(fā)光，共陽數(shù)碼管某一段接低電平時發(fā)光。)(2)七段顯示譯碼器①七段顯示譯碼器：七段顯示譯碼器的功能是將8421BCD代碼譯成對應(yīng)的數(shù)碼管的七個字段信號，驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進制數(shù)碼。(七段顯示譯碼驅(qū)動芯片種類較多，驅(qū)動共陽數(shù)碼管的譯碼芯片有74LS47、74LS247等；驅(qū)動共陰數(shù)碼管的譯碼芯片有74LS48、74LS248。我們通過74LS48來理解)②驅(qū)動共陰數(shù)碼管的譯碼芯片74LS48(表給出了74LS48的功能表(真值表))1)當(dāng)1BIRBILT===時，74LS48正常譯碼09;2)當(dāng)1BILT==,ORBI=時，74LS48譯碼為19③74LS48與數(shù)碼管的聯(lián)接將74LS48芯片的BI、RBI、LT接電源，七個輸出接數(shù)碼管的對應(yīng)管腳，則構(gòu)成了七段顯示譯碼器。(如圖所示)74LS48真值表74LS48與數(shù)碼管的聯(lián)接圖例如：當(dāng)輸入32100001AAAA=時，74LS48將產(chǎn)生讓共陰數(shù)碼管顯示數(shù)字1的七段字型碼“0110000”,即輸出引腳B、C為1,其余為0。結(jié)論：七段顯示譯碼器每個輸入代碼對應(yīng)的輸出不是某一根輸出線上的高、低電平，而是另一個七位的代碼。(右圖為七段顯示譯碼器狀態(tài)表，給出了顯示的代碼。)數(shù)字運算電路：實現(xiàn)算術(shù)運算和邏輯運算的電路統(tǒng)稱為數(shù)字運算電路。算術(shù)運算電路一般執(zhí)行加、減、乘、除四則運算；邏輯運算電路實現(xiàn)邏輯和、邏輯乘、邏輯非等邏輯運算。1、加法器(1)半加器和全加器①一位半加器：不考慮來自低位的進位的兩個一位的二進制數(shù)的加法運算，稱為一位半加運算。實現(xiàn)一位半加運算的電路為一位半加器。(半加器的電路圖如圖所示，圖10-23(a)給出了一位半加器的邏輯符號)1)輸入和輸出輸入端iA、iB:iA、iB為兩個一位的二進制加數(shù)和被加數(shù)。輸出端iS、iC:iS為相加后的和數(shù)(即本位和);iC為向高一位的進位數(shù)(即進位位)。2)真值表(書上沒有)3)由真值表寫出輸出表達式iiiiiiiiiiSAB?②一位全加器：考慮來自低位進位數(shù)的兩個一位二進制數(shù)的加法運算，稱為全加運算。實現(xiàn)全加運算的電路稱為全加器。(圖10-23(b)給出了一位全加器的邏輯符號)1)輸入和輸出進制加數(shù)和被加數(shù)；1iCI-為來自低位的進位數(shù)。輸出端iS、iC:iS為相加后的和數(shù)(即本位全加和);iC為向高一位的進位數(shù)，(即進位位)。2)真值表(書上沒有)3)由真值表寫出輸出表達式設(shè)SABABAB'=+=④為半加器的本位和，則有：()()SABAB1=+==++=++=+++=+)②()()()COABCIABCIABCI'=+++=+++=④+=+我們也可以從另一個角度理解全加器：一位全加器由兩個一位半加器加一個或門構(gòu)成，其聯(lián)接方法如圖所示。即用半加器1將iA、iB兩個數(shù)相加，其和再與liCI-用半加器2相加所得的和為最終的和S;半加器1的進位與半加器2的進位之和構(gòu)成向高一位的進位CO。(2)集成加法器一位全加器的加法過程為(忽略或門運算時間):半加器1相加完成后再由半加器1的結(jié)果及低位進位由半加器2相加并最終完成全加?？砂凑者@種方法用全加器構(gòu)成多位加法器。這種加法器高位的運算需要等待低位運算所產(chǎn)生的進位才可求得，我們稱它為串行進位加法器串行進位加法器電路結(jié)構(gòu)比較簡單。但這種電路的最大缺點是運算速度慢，僅在對運算速度要求不高的設(shè)備中采用。為提高運算速度，人們又設(shè)計了超前進位的加法器。超前進位加法器：在做加法運算時，各位數(shù)的進位信號由輸入的二進制數(shù)直接產(chǎn)生的加法器10.2.4數(shù)據(jù)選擇器(1)數(shù)據(jù)選擇器：在多路數(shù)據(jù)傳送過程中，往往需要將多路數(shù)據(jù)中任意一路信號挑選出來，能實現(xiàn)這種邏輯功能的電路稱為數(shù)據(jù)選擇器(或者稱為多路選擇器、多路開關(guān))。(2)四選一數(shù)據(jù)選擇器數(shù)據(jù)選擇器可實現(xiàn)將數(shù)據(jù)源傳