集成電路D觸發(fā)器IC

D觸發(fā)器設(shè)計(jì)—.實(shí)驗(yàn)?zāi)康氖煜spice的用法以及網(wǎng)表的規(guī)則寫法熟悉cadence軟件的使用以及如何利用cadence畫版圖學(xué)會(huì)如何讓對版圖DRC驗(yàn)證和lvs檢查二■實(shí)驗(yàn)器材安裝有Virtuoso軟件和Hspice模擬電路仿真軟件的計(jì)算機(jī)。三■實(shí)驗(yàn)步驟登陸用戶名：icer密碼：123456檢查環(huán)境（1） 在icer目錄下有display.drf和tech.file兩個(gè)文件。（2） 有bd07.lvs，bd07.lpe，divaDRC.rul三個(gè)文件。這三個(gè)文件的位置可以為其他地方，但必須知道其路徑。（3）運(yùn)行Virtuoso1）打開一個(gè)terminal;（2）terminal內(nèi)運(yùn)行icfb&（3）注意：我是打開terminal，直接運(yùn)行icfb&命令的。（4） 建立庫和單元說明：庫的名字包含自己的名字和學(xué)號的個(gè)人信息，以便檢查。如：劉麗萍(學(xué)號:07060241X08),建的庫名為LLP06建立一個(gè)單元，單元名字統(tǒng)一，以便出錯(cuò)時(shí)好處理：反相器單元名：INV。與非門單元名：NAND。D觸發(fā)器單元名：DFF。開始畫DFF:設(shè)計(jì)規(guī)則檢查DRC檢測對IC版圖做幾何空間檢查，以確保線路能夠被特定加工工藝實(shí)現(xiàn)O要拷貝divaDRC.rul到/home/icer/lab里，lab是自己建的庫名，每個(gè)人根據(jù)自己的情況而定。從Verify里選擇DRC，如下圖設(shè)置，點(diǎn)擊OK。

0LSVVirtuoso?LayoutEditing:0906064128dfflayout(F)Select:0 DRD:OFFdX: dV:Cmd:TermindToolsDesignWindowCreateEditVerifyConnectivityOptionsRoutingOptimizeHnwell|dc(IKisland|dc(■npLuw；|dq■ppLuw；|dc(■nd辻f|dq|B|pd辻f|dq■poLy|dg0LSVVirtuoso?LayoutEditing:0906064128dfflayout(F)Select:0 DRD:OFFdX: dV:Cmd:TermindToolsDesignWindowCreateEditVerifyConnectivityOptionsRoutingOptimizeHnwell|dc(IKisland|dc(■npLuw；|dq■ppLuw；|dc(■nd辻f|dq|B|pd辻f|dq■poLy|dg|contact|dgHinetall|dqIWvial|dg^metal2|dqIMvia2|dgI^metal3|dq|?pad|dg|dgMlmgrid|dgOdio|dg|霆e：3dio|dgUweLires|dgHpoLyres|dg■locsal|dq■pwiium|dq■psd|dqUptap|dqHntap|dqHnsd|dqWING*^JnweLl|d.ig~|0906064126AVNVASNSShowObjects?ApplicationsActions[abed]icfb-Log:/home/icer/CDS.log.1FileToolsOptionsDRCstarted ThuMay1701:50:292012completed....IhuMay1701:50:292012CPUTIME=00:00:00TOTALTIME=00:00:00*********Summaryofruleviolatiorisforcell"dfflayout"*********Totalerrorsfound：0FmouseL:mouseSingleSelectPtmouseL:mouseSingleSeLectPt|冷|]|口[Terminal]」口[itfb-Log:/home/|□[Wh毗Newin5.|口[LSW]M：leHiMousePopUp()M:LeHiMousePopUp()R：ivHiDRC()R:ivHiDRC()廈Terminal |[Jidb-Log:/home/i|:[WhattNewin5.|口LSW□回區(qū)0ThuMay17,1:50AMQ|□Virtuoso?La￥out|口[AboutWIWsNei|檢查電源、地的短路，懸空器件和節(jié)點(diǎn)等電氣特性。版圖一>GDSII格式轉(zhuǎn)換操作步驟：執(zhí)行：CIW—>File—>Export—〉Stream，選擇保存路徑和版圖路徑。版圖&原理圖一致性檢查一LVS把版圖的GDSII文件導(dǎo)出到含有LVS規(guī)則文件的目錄；把單元的hspice網(wǎng)單文件導(dǎo)出到含有LVS規(guī)則文件的目錄；更改LVS規(guī)則文件中的INDISK和PRIMARY值;在控制終端的含LVS規(guī)則文件的目錄下輸入：%LOGLVS

%htv%case%cir/home/icer/test/inv.sp（網(wǎng)表的路徑）%:coninv （網(wǎng)表中單元名）%:exit%PDRACULA%:/g/home/icer/test/bd07.lvs （LVS規(guī)則文件名）%:/f%./按上述步驟執(zhí)行完LVS后，工作目錄下會(huì)生成名為lvsout.lvs的文件，打開此文件可以查看LVS結(jié)果報(bào)告。如果版圖與電路圖匹配，會(huì)顯示“LAYOUTANDSCHEMATICMATCHED”否則，會(huì)列出Discrepancy項(xiàng)，并注有不能匹配的部分在版圖中的坐標(biāo)和網(wǎng)單中的器件名?！辍辍辍辍辍辍辍辍闡W/home/icer/lyOl/Ivsout.Ivs-￡￡￡￡￡￡￡￡￡UW/home/icer/lyOl/Ivsout.Ivs-geditasFileEditViewSearchToolsDocumentsHelpNewPOpenvQSave3

PrintCutUndoRedoNewPOpenvQSave3

PrintCutUndoRedoIvsoutJvsxTYPESUB-TYPETOTALDEVICEUN-MATCHEDDEVICESCH.LAY.SCH.LAY.MOSPM2200MOSNM2200JL.JL.(LVS規(guī)則文—SCHEMATICJL.JL.(LVS規(guī)則文版圖參數(shù)提取一LPE%PDRACULA%:/g/home/icer/test/bd07.lpe件名)%:/f%./按上述步驟執(zhí)行完LPE后，工作目錄下會(huì)生成名為preout.lvs的文件，打開此文件可以查看LPE結(jié)果報(bào)告。EileEditViewSearchToolsDocumentsIHelp0 c? vNew Openpreout.lvs耳□Save3PrintCutUndoRedo0 0 c? vNew Openpreout.lvs耳□Save3PrintCutUndoRedo0 [&仁apy PasteTYPEDEVICELAY.