微型計(jì)算機(jī)系統(tǒng)總線

微型計(jì)算機(jī)系統(tǒng)總線

6.0總線的基本概念

6.1PCXT總線

6.2ISA總線

6.3EISA總線

城VESA總線(VL-Bus)

6.5PCI總線

§15.0總線的基本概念

行總線是一組信號線的集合，是計(jì)算機(jī)中連接各部

件的一組公共通信線。一般設(shè)有發(fā)送門、接收門。

總線可允許有多個發(fā)送端和多個接收端，但在同一

時(shí)刻只能允許一個發(fā)送門打開，向總線傳送信息，

否則將引起總線競爭。

■1970年DEC公司PDP-11小型計(jì)算機(jī)首次采用總線技術(shù)。

■總線結(jié)構(gòu)的優(yōu)點(diǎn)：

■便于采用模塊化結(jié)構(gòu)設(shè)計(jì)方法，簡化系統(tǒng)設(shè)計(jì)

■標(biāo)準(zhǔn)總線得到各廠商的支持，便于開發(fā)相互兼容的硬件板卡和軟件

■模塊結(jié)構(gòu)便于系統(tǒng)的擴(kuò)充和升級

■便于故障診斷和維修

總線的基本概念

■在微機(jī)系統(tǒng)中，利用總線實(shí)現(xiàn)芯片內(nèi)部、印刷電路板各部件

之間、機(jī)箱內(nèi)各插件板之間、主機(jī)與外部設(shè)備之間或系統(tǒng)與

系統(tǒng)之間的連接與通信。

■總線速度是微機(jī)性能的主要指標(biāo)之一

■目前在微型計(jì)算機(jī)系統(tǒng)中常把總線作為一個獨(dú)立的部件看待

■微機(jī)系統(tǒng)中的I/O接口本質(zhì)上是I/O設(shè)備與微機(jī)系統(tǒng)總線的接

總線的基本概念

按總線傳送信息的類別，可以把總線分成控制總線、地址

總線和數(shù)據(jù)線。總線也包括電源線和地線。

地址總線<

數(shù)據(jù)總線

控制總線<

A總線的基本概念

控制總線

控制總線上傳送一個部件對另一個部件的控制信

號。

在總線上，可以控制其他部件的部件稱為總線主控

或主控(busmaster),被控部件稱為從控(slave)

根據(jù)不同的使用意義，有的為雙向，有的為三態(tài)，有

的非三態(tài)

總線的基本概念

地址,電線

一地址總線上傳送地址信號,總線主控用地址信號

指定其需要訪問的部件（如外設(shè)、存儲器單

元）。

總線主控發(fā)出地址信號后，總線上的所有部件均

感受到該地址信號，但只有經(jīng)過譯碼電路選中的

部件才接收主控的控制信號，并與之通信。

地址總線是單向的，即地址信號只能由總線主控

至從控。地址總線也是三態(tài)的，非主控部件不能

驅(qū)動地址總線。

總線的基本概念

數(shù)據(jù)總線

數(shù)據(jù)總線上傳送數(shù)據(jù)信息，數(shù)據(jù)總線是雙向的，數(shù)據(jù)信

息可由主控至從控（寫），也可由從控至主控（讀）。

數(shù)據(jù)總線是三態(tài)的，未被地址信號選中的部件，不驅(qū)動

數(shù)據(jù)總線（其數(shù)據(jù)引腳為高阻）。

數(shù)據(jù)總線的根數(shù)稱為總線的寬度。16位總線，指其數(shù)據(jù)

總線為16根。

總線的層次結(jié)構(gòu)

計(jì)算機(jī)的總線系統(tǒng)由處于計(jì)算機(jī)系統(tǒng)不同層次上的若

干總線組成：內(nèi)部總線、系統(tǒng)總線、局部總線、外部

總線。

內(nèi)部總線

將處理器的所有結(jié)構(gòu)單元內(nèi)部相連。它的寬度可以是8、

16、32、或64位。

如在CPU內(nèi)部，寄存器之間和算術(shù)邏輯部件ALU與控制

部件之間傳輸數(shù)據(jù)所用的總線稱為片內(nèi)總線（即芯片內(nèi)部的總

線）。

■CPU總援

■_內(nèi)部總線的對外引線

■CPU和控制芯片組等芯片之間的信號連接關(guān)系稱為CPU

總線，包括控制總線、地址總線和數(shù)據(jù)總線

■CPU總線實(shí)現(xiàn)了CPU與主存儲器、Cache＞控制芯片組、

以及多個CPU之間的連接，并提供了與系統(tǒng)總線的接口

總線的層次結(jié)構(gòu)

CPU總荒

CPU總線針對具體處理器設(shè)計(jì)，因此沒有統(tǒng)一的

SP.PP.BIOS

FDC,舊1-----

總線的層次結(jié)構(gòu)

局部總線（片間總線）

用于主機(jī)內(nèi)部連接微機(jī)各功能部件而構(gòu)成一個完整微機(jī)系統(tǒng)

的，在主板上，局部總線表現(xiàn)為與擴(kuò)展插槽相連接的一組邏輯

電路和導(dǎo)線。

系統(tǒng)總線必須有統(tǒng)一的標(biāo)準(zhǔn)，以便按標(biāo)準(zhǔn)設(shè)計(jì)各類適配卡

ISA、日SA、MCA、VESA、PCkAGP

總線的層次結(jié)構(gòu)

局部總線

ISAindustryStandardArchitecture-----工業(yè)標(biāo)準(zhǔn)體系

結(jié)構(gòu)，16位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率8MB/S

ISA總線(IndustryStandardArchitectureJSA)又稱PC/AT

總線，是80286CPU所采用的總線

MCA:MicroChannelArchitecture-----微通道體系結(jié)

構(gòu)，32位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率40MB/S

EISA:ExtendedIndustryStandardArchitecture------

擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)，32位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率

33MB/S

局部總線

VESA:VideoElectronicStandardAssociation------

視頻電子標(biāo)準(zhǔn)協(xié)會。VESA總線也稱為VL?bus(VESA

LocalBus),32位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率133MB/S

PCI：PeripheralComponent-----外部設(shè)備互連。

32/64位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率132MB/S

AGP:AcceleratedGraphicsPort-----加速圖形接

口，專為提高視頻帶寬而設(shè)計(jì)的總線規(guī)范。它是點(diǎn)

對點(diǎn)連接，連接控制芯片組和AGP顯示卡，因此嚴(yán)

格說AGP不能稱為總線，而是一種接口標(biāo)準(zhǔn)

總線的層次結(jié)構(gòu)

系統(tǒng)總線

系統(tǒng)總線為多處理器系統(tǒng)，即高性能計(jì)算機(jī)中連接各CPU插

線板的信息通道，用來支持CPU的并行處理。

■宏觀上說，局部總線和系統(tǒng)總線都是總線，用來交

換數(shù)據(jù)，不同點(diǎn)主要是應(yīng)用的目的不一樣，一個是

系統(tǒng)級，連接很多CPU,一個是設(shè)備之間的連接。

另外他們所使用的協(xié)議不一樣。

總線的層次結(jié)構(gòu)

外部總線（通信總線）

用來提供微機(jī)和外設(shè)之間的通信通路。

外部總線標(biāo)準(zhǔn)化程度最高，適用各種處理器。

SCSI——小型計(jì)算機(jī)系統(tǒng)互連

USB——通用串行總線

RSR32-C總線

外部總線本質(zhì)上應(yīng)該算作主機(jī)與外設(shè)的接口

，總線的層次結(jié)構(gòu)

82439TXSystem

Controller(MTXC)

82371ABPCIISA

IDEXcelerator

(PIIX4)

小總線的層次結(jié)構(gòu)

Accelefated____

GraviesPort

4PCISlots------------

ProgtammaMe

2MbitFlashROM

3ISASlots------------

§15.1PCXT總線

■PC/XT總線為8位擴(kuò)展總線。它有多個擴(kuò)展槽，每個插槽配

有62根引腳，總線槽口上的信號大體可分為四大類：

■電源線(powerlines)

■地址總線(addressbus)

■數(shù)據(jù)總線(databus)

■控制總線(controlbus)

PC總線或XT總線也稱為8位ISA總線

其中，數(shù)據(jù)線8根、地址線20根、控制線21根、狀態(tài)線2根，還

有時(shí)鐘、電源、地線

PC/XT總、線槽口弓I腳

BA

-Bl14^3

ResetDivGND2D7

RESETDRV3D6

+5V4D5

IRQ2啜25D4

6D3

DRQ2DRQ27D2

-12V8DH

-CARDSLCTD9DO

+12V10VO

GND11A)ENC

-MEMW12H

-BIO-MEMRA9

MEMW13AH8

-IOW14AU7

-MEMR-IOR

15A16

IOW-DACK316A15

A面為元件面DRQ3A1

______-IOR-DACK11714

DACK3-18A13

19A12

-DRQ3KOA1

20H11

DACK121AO

IRQ7A1

-DRQ1IRQ6229

DACKO23A8

IRQ524A7

-B20IRQ425A6

IRQ7IRQ3A5

264

-IRQ6-DACK227A

T/CA3

IRQ5ALE282

29A1

-IRQ4+5VA-

IRQ3OSC30

31AO

-DACK2GND

T/C

-ALE

osc-

-B31

，8位ISA總線接口——PCXT總線

地址線A19?A0

1!

存儲器地址A19~A0,最大存儲器1M。

I/O地址A15~A0,最大64K,在PC及XT機(jī)上實(shí)際使用

A9~A0,I/O范圍為0000~03FFH。

A8位ISA總線接口——PCXT總線

數(shù)據(jù)純7?D0

控制線21條C^>

AEN：AddressEnable,地址允許信號

PC總線可由CPU或DMA控制器控制，當(dāng)DMAC控制總線

時(shí)，它產(chǎn)生AEN信號，用于禁止CPU控制總線。即：

「AEN=0,表示CPU控制總線

，8位ISA總線接口一PCXT總線

控制線21條

ALE：AddressLatchEnable,地址

在ALE的下降沿鎖存來自CPU的地址信號

讀/寫信號

IORiow

MEMRMEMW

存8位ISA總線接口一PCXT總線-—<

&1/

控制線21為_.AJOG

IRQ7URQ2：中斷請求信號

總線上的設(shè)備通過IRQ7URQ2向主板右的中野控制器

8259發(fā)出中斷請求，IRQ7URQ2對應(yīng)屆￡^切腳

IR7^IR2o

8259的8個請求輸入端IR7UR0中IRQO被主板上的系統(tǒng)定

時(shí)器占用、IRQ1被鍵盤占用，因此，IRQO和IRQ1不在

PC總線上出現(xiàn)

行8位ISA總線接口

控制線21條

DRQ3?DRQ1：DMA請求信號

DACK3-DACK11：DMA響應(yīng)信號

DMA控制器8237有四個通道，允許四個設(shè)備請求進(jìn)行

DMA傳送，但通道0用于DRAM刷新，因此，DRQO和

DACKO不在PC總線上出現(xiàn)

8位ISA總線接口

控制線21條

T/C：計(jì)數(shù)結(jié)束信號

一次DMA請求可傳送多個字節(jié)，當(dāng)任一DMA通道傳送

結(jié)束時(shí)，T/C上出現(xiàn)高電平。

ResetDrv：系統(tǒng)總清信號

，8位ISA總線接口

控制線21條

I/OCHCKI/O通道奇偶校驗(yàn)信號。當(dāng)I/O通道上的設(shè)

備或存儲器的奇偶校驗(yàn)有錯時(shí)，該信號有效。

I/OCHRDYI/O通道準(zhǔn)備好信號。該信號為低電平時(shí)

（未準(zhǔn)備好），使CPU或DMA插入等待周期。

§15.2ISA總線

■在舊MPC/AT(80286)機(jī)上首先使用，故又稱為AT

總線，是在原PC/XT總線的基礎(chǔ)上增加36線插槽進(jìn)行

擴(kuò)展，形成16位總線結(jié)構(gòu)。

■PC/AT總線上的擴(kuò)展插槽的引腳配置如圖所示.

ISA總線上的擴(kuò)展槽的引腳配置

MEMCS16111一1SBHE

BA

MEMCS16-DICl-SBHE-IOCS16222—2LA23

I/0CS16-D2C2_LA23

IRQ103—33—3LA22

IRQ10-D3C3-LA22

IRQ114一44

IRQ11—D4C4—LA21—4LA21

IRQ12-D5C5_LA20IRQ125—55—5LA20

IRQ15-D6C6-LA19IRQ156—66—6LA19

IRQ14-D7C7-LA18IRQ147—77—7LA18

DACKO-D8C8-LA17-DACKO8—88—8LA17

DRQO-D9C9-MEMRDRQO9—99一9-MEMR

\DACK5-DIOCIO-MEMWDACK510—1010—1(-MEMW

)ISADRQ5

-DllC1FSD08DRQ5111111一1]SD8

DC/DACK6-D12C12-SD09-DACK6121212—1：SD9

DRQ6-D13CIS-SD1O

DRQ613—1313—1；SD10

DACK7-D14C14-SD11

1414

36線DRQ7-D15CIS-SD12-DACK714—hSDH

+5V-D16C16-SDHDRQ715—1515—IfSD12

MASTER-D17C17-SD14+5V16——1616—1(SD13

GND-D18C18-SD15-MASTER17一1717—1；SD14

GND18——1818——18SD15

§15.2ISA總線

■ISA總線主要特點(diǎn):增加了數(shù)條信號線，并解決了尋址與數(shù)據(jù)傳輸

上的問題，同時(shí)在總線控制器中增加緩沖器，可插入等待狀態(tài)，使

微處理器與擴(kuò)展總線所使用的時(shí)鐘分離，允許擴(kuò)展總線工作于一

個比微處理器低的頻率工作環(huán)境。PC/AT總線時(shí)鐘為8MHZ,

最佳傳輸率可達(dá)20MB/S。

下面僅就ISA總線所增加的功能引腳作一個簡要說明:

16位ISA總線接口

16位ISA總線在擴(kuò)展PC總線時(shí)，保留了原62芯PC總

線信號的大部分定義，僅做了少量更改

PC:保留未用

B8腳

ISA：OWS（零等待狀態(tài)）

B19捌J。。：DACKO,作為Q2W必刷新的響應(yīng)信號.

[ISA:Refresh,仍作刷新用.（ZMCK磕36線插座D8上）

nlfPC:MEMWPC:ALE

B11W_______B28腳

[ISA:SMEMWISA:BALE

，僅僅是換名,S=Standard

FPC：MEMR

Bl2腳NL_______

[ISA:SMEMR

衣16位ISA總線接口

在擴(kuò)展的36芯插座上，ISA重新定義了部分信號

24位地址信號，允許最大存儲器16M

jSAl9?SAO:在62芯插座上,換名,對應(yīng)Al92Ao

〔LA23-LA17:在36芯插座上，對應(yīng)A232A17

SD15^SD0：16位數(shù)據(jù)信號

JSD7~SDO:在62芯上

〔SD15~SD8:在36芯上

行16位ISA總線接口

SBHE：總線高字節(jié)允許

IRQ15、IRQ14、IRQ12、IRQ11>IRQ10

AT機(jī)上使用2片中斷控制器8259（主片和從

片），可有15級中斷請求

IRQ8:主板上實(shí)時(shí)鐘RT/CMOS用'

IRQ9:預(yù)留給主板不出現(xiàn)在系統(tǒng)總線上

IRQ13:數(shù)學(xué)協(xié)處理器用

DMA請求/響應(yīng)線

DRQO和DRQ5DRQ7的DMA響應(yīng)

e16位ISA總線接口

存儲器讀/寫信號

MEMR,MEMW:在62芯上、，

______1_______，重復(fù)定義，作用相同，名字不同

SMEMR,SMEMW:在36芯上

16位訪問周期信號

萼乎;指出當(dāng)前傳送的是16位總線周期

I/OCS16J

總線主控MASTER

當(dāng)DMA控制器使用總線期間，MASTER為低電平

§15.3EISA總線

EISA總線(ExtendedIndustryStandard

Architecture,EISA)是32位總線，它包含了16位的

ISA總線，16位的ISA總線又包含了8位的ISA總

線。所以在日SA總線上，EISA擴(kuò)展板、16位的

ISA板和8位的ISA板，雖然各自使用的數(shù)據(jù)總線寬

度不同，但是可以進(jìn)行板間的相互訪問。

§15.3EISA總線

■EISA總線使用稱做82350芯片系列,它支持25MHz利

33MHz的80386/80486CPU。82350芯片系歹U由如下

三種芯片組成：

■1）82357ISP（lntegratedSystemPeripheral:集成

系統(tǒng)外圍芯片）；

■2）82358EBC（EISABusController:EISA總線控

制器）；

■3）82352EBB（EISABusBuffer:EISA總線緩沖

器，可選擇地址或數(shù)據(jù)使用方式）。

§15.3EISA總線

■EISA系統(tǒng)板上的I/O外圍電路有:

■1)DMA控制器；

■2)中斷控制器；

■3)NMI產(chǎn)生電路；

■4)定時(shí)器電路

80386的日SA系統(tǒng)

配置X8042/8742

總

主線

總

線FDC

IDE接口

EISAVGA

IDPLD

82352

EBB

地址

緩沖器

M

EISA總線

80486的EISA系統(tǒng)

82357

ISP

主

總

線

(

局

部

總

線

)

82352

EBB

地址

緩沖器

A

M

EISA總線

日SA總線仲裁電路

C主CPU）

CPUCPUCPU設(shè)備

EISA總線主控器總線DMA

'保持保持（插槽）

（EISA插槽）請求V請錄V應(yīng)答EISA/ISA

集

。\DRQO__

C總線主控器。工通道）

MAKO*MDX0

優(yōu)

MREQV判MDAK*0

ID諄N

C總線主控器求

一.DRQ1

制

MAKI*控A工通道1）

控

一DAK*1

電

路

制（沒有

ID應(yīng)N

答

器通道4）

坪67I

MREQl^

（總線主控器1立彳通道7）

MAKI5*刷^刷新DAK*7

*總線主控器請求］蒞答

最多為15個QDRAM刷新控制器

§15.3EISA總線

-EISA總線信號共分四組，它們是：

■(1)地址總線信號

■(2)數(shù)據(jù)總線信號

■(3)數(shù)據(jù)傳送控制信號

■(4)總線仲裁(Busarbitation)信號

§15.4VESA局部總線(VL-Bus)

■概念：在微機(jī)系統(tǒng)中，局部總線是指微處理器周圍的接口。

此接口上所提供的資源是微處理器專屬的。

■局部總線是一種類似80386與80486微處理器接口的總線，除

了保持原有的向下兼容性之外，還可與原有的擴(kuò)展總線結(jié)構(gòu)

并存，而構(gòu)成所謂的中介式總線(MezzanineBus)結(jié)構(gòu)。

■VL-Bus設(shè)計(jì)上有兩個特點(diǎn):

■第一是接口卡的兼容性，它的前端是MCA類型的插

槽，而后端則是標(biāo)準(zhǔn)的ISA插槽。因此，較低效率的數(shù)

據(jù)傳輸可由ISA插槽完成。

■第二個特點(diǎn)是數(shù)據(jù)總線利地址總線與微處理器相連。

■局部總線與微處理器相連。

VL-Bus數(shù)據(jù)和地址與微處理器相連結(jié)構(gòu)

§15.5PCI局部總線

■概念：PCI(PeripheralComponentInterconnect,夕卜部設(shè)備互

連)總線是目前局部總線的最新技術(shù)。

■它有四個主要的標(biāo)準(zhǔn)規(guī)格，分別支持32位與64位，其下又分成

3.3V與5V兩種信號。

■PCI亦為局部總線結(jié)構(gòu),運(yùn)行在33MHz下的PCI,其數(shù)據(jù)傳輸率可

達(dá)132MB/S,而64位的PCI最大數(shù)據(jù)傳輸率可達(dá)264MB/S,足夠

處理高清晰度電視信號與實(shí)時(shí)的三維虛擬現(xiàn)實(shí)(3DVirtual

Reality)o

§15.5PCI局部總線

■特點(diǎn)：PCI擴(kuò)展總線具有自動配置(AUTOConfiguration)功

能，使用戶在安裝接口卡時(shí)，無需撥動開關(guān)或跳線，而將一切

資源初始設(shè)置交給BIOS處理。

■PCI的擴(kuò)充接口插槽采用MCA的設(shè)計(jì)方式，但不同于VL-Bus

保留原來的ISA插槽，接口卡因此更為短小。PCI的部分信號有

復(fù)用功能，地址信號與數(shù)據(jù)信號共用一條信號線。PCI與微處

理器之間不直接相連，而是使用電子橋接器連接PCI與局部總

線。PCI是位于處理器的局部總線與標(biāo)準(zhǔn)擴(kuò)展總線間的一種總

線結(jié)構(gòu)。PCI以橋接/內(nèi)存控制器與微處理器的局部總線隔離，

這就允許PCI總線處理較多的外圍設(shè)備，而不增加微處理器負(fù)

擔(dān)。

PCI擴(kuò)展總線結(jié)構(gòu)

擴(kuò)展總線

(a)典型磁盤系統(tǒng)

PCI擴(kuò)展總線結(jié)構(gòu)

PCI總線的引腳

PCI總線支持32位和64位接口卡，64位卡有94(188)個接插

點(diǎn)，32位卡僅有接插點(diǎn)1~62(124)

PCIComponentSide(sideB)

optional

mandatory32-bitpins64-bitpins

||||||||||||||||||||||||||——|||||||——||||||||||||||

AAAAAAAA

bOlbllbl4b49b52b62b63b94

微機(jī)系統(tǒng)采用98+22邊緣接插件

PCI總線的引腳

系統(tǒng)信號

」、C；K:系統(tǒng)時(shí)鐘信號。為所有處理提供定時(shí)，在時(shí)鐘的上

升沿采樣總線上各信號線的信號。CLK的頻率稱為PCI總線

的工作頻率，為33MHz。

RST#:復(fù)位信號。用來使PCI所有的特殊寄存器、定序

器和信號恢復(fù)初始狀態(tài)。

PCI總線的引腳

地址和數(shù)據(jù)信號

AD[31:00]地址和數(shù)據(jù)共用相同的PCI引腳。一個PCI

總線傳輸事務(wù)包含了一個地址信號期和接著的一個（或多個）

數(shù)據(jù)期。PCI總線支持猝發(fā)讀寫功能。

C/BE[3:0]總線命令和字節(jié)使能信號。在地址

期,C/BE[3:0]#定義總線命令;在數(shù)據(jù)期,C/BE[3:0]#用作字節(jié)

使能。

PAR奇偶校驗(yàn)信號。它通過AD[31::00]和C/BE[3::0]

進(jìn)行奇偶校驗(yàn)

PCI總線的引腳

接口控制信號

FRAME#:當(dāng)一個主控設(shè)備請求總線時(shí)，采樣

FRAME#>IRDY#,若均為無效電平，并且同一時(shí)鐘

的上升沿GNT#為有效電平，就認(rèn)定以獲得總線控制

權(quán)。

在主控設(shè)備發(fā)起傳輸時(shí)，將FRAME#驅(qū)動為有效電

平，并一直保持，直到開始傳輸最后一個數(shù)據(jù)時(shí)將

FRAME#驅(qū)動為無效電平。

IRDY#:主設(shè)備準(zhǔn)備好信號。當(dāng)與TRDY#同時(shí)有

效時(shí)，數(shù)據(jù)能完整傳輸。在寫周期JRDY#指出數(shù)據(jù)已在

AD[31::00]上;在讀周期JRDY#指示主控器準(zhǔn)備接收數(shù)

據(jù)。

PCI總線的引腳

接口控制信號

TRDY#:從設(shè)備準(zhǔn)備好信號。預(yù)示從設(shè)備準(zhǔn)備完成當(dāng)前

的數(shù)據(jù)傳輸。在讀周期,TRDY#指示數(shù)據(jù)變量已在AD[31::0]中;

在寫周期,指示從設(shè)備準(zhǔn)備好接收數(shù)據(jù)

STOP#:從設(shè)備要求主設(shè)備停止當(dāng)前數(shù)據(jù)傳送。

LOCK#:鎖定信號。用于鎖定目標(biāo)存儲器地址。

IDSEL:初始化設(shè)備選擇。在參數(shù)配置讀寫傳輸期間用作

設(shè)備配置寄存器的片選信號。

DEVSEL:設(shè)備選擇信號。該信號有效時(shí)，表明總線上某設(shè)

備被選中。

PCI總線的引腳

仲裁信號

REQ#:總線占用請求信號。任何主控器都有

它自己的REQ#信號。

SERR#:總線占用允許信號，指明總線占用請

求已被響應(yīng)。

總線命令

總線命令在地址期C/BE[3::0]#線有效時(shí)被譯碼，表明事務(wù)

的類型

0000中斷確認(rèn)中斷識別命令

0001特殊周期提供在PCI上的簡單廣播機(jī)制

0010I/O讀從I/O口地址中讀數(shù)據(jù)

0011I/O寫向DO地址空間寫數(shù)據(jù)

0110存儲器讀從內(nèi)存空間中讀出數(shù)據(jù)

0111存儲器寫向內(nèi)存空間寫入數(shù)據(jù)

1100多重存儲器讀只要FRAME#有效,就應(yīng)保持存器

管道連續(xù)，以便大量傳輸數(shù)據(jù)

■PCI總線上每次數(shù)據(jù)傳輸都是由一個地址期和一個

或多個數(shù)據(jù)期所組成的。所有的事件在時(shí)鐘下降沿

同步，在每個時(shí)鐘周期中間部位發(fā)生?？偩€設(shè)備在總

線周期開始的上升沿采樣總線上的各信號線的信

號。數(shù)據(jù)傳輸由啟動方（主控）和目標(biāo)方（從控）

共同完成

CLK34568

FRAME#

AD數(shù)據(jù)1數(shù)據(jù)3

!?!J

,@i

C/BE#字節(jié)允許

X:

數(shù)9

數(shù)一

據(jù)

IRDY#據(jù)

等

傳w

W待

S.送%待___淳

TRDY#待

DEVSEL

23

FRAME#-1——I~

數(shù)據(jù)傳輸AD數(shù)據(jù)1：.x^yx；數(shù)據(jù),

C/BE#命令:字節(jié)允當(dāng)一出字節(jié)允許;一X'字節(jié)允許

i….

身

數(shù);蜘

i：

盛

,…

案

IRDY#：

1圉

9等4

M—

箜t—If出

鐐

TRDY#:?

待:?

?

ns?

DEVSEL

a.總線主控設(shè)備獲得總線控制權(quán)后，將FRAME#驅(qū)動至

有效電平，開始此次傳輸。同時(shí)啟動方將目標(biāo)設(shè)備的地

址放在AD總線上，命令放在C/BE#線上

b.目標(biāo)設(shè)備從地址總線上識別出

c.啟動方停止啟動AD總線，同時(shí)改變C/BE#線上的信

號，并驅(qū)動IRDY#至有效電平，表示已作好接收數(shù)據(jù)的

準(zhǔn)備

CLK

3456\7一8

FRAME#0

AD數(shù)據(jù)1X~^7X1數(shù)據(jù)31

ITQJ—字節(jié)允中一更

數(shù)據(jù)傳輸C/BE#命令，字節(jié)允岑X字節(jié)允許

數(shù)?

IRDY#Ml

等WT等

送;—<送：i.

TRDY#待蔡

DEVSEL1/

d.目標(biāo)設(shè)備將DEVSEL#驅(qū)動至有效電平，將被請求的

數(shù)據(jù)放在AD總線上，并將TRDY#至有效電平，表示總線

上的數(shù)據(jù)有效

e.啟動方讀數(shù)據(jù)

f.目標(biāo)設(shè)備未準(zhǔn)備好傳送第二個數(shù)據(jù)塊，因此將TRDY#

驅(qū)動至無效電平

CLK57

FRAME#€

數(shù)據(jù)傳輸ADX數(shù)件2.X:數(shù)據(jù)3

C/BE#字節(jié)允許X字節(jié)允許

則9u

揄I

IRDY#T

愣A

固1,

TRDY#.

DEVSEL

g.第6個時(shí)鐘，目標(biāo)方已將第三個數(shù)據(jù)塊放到數(shù)據(jù)總線

上，但啟動方未準(zhǔn)備好，故因此將IRDY#驅(qū)動至無效電

平

i.啟動方知道第三個數(shù)據(jù)塊是要傳輸?shù)淖詈笠粋€，將

FRAME驅(qū)動至無效電平，停止目標(biāo)方，同時(shí)將IRDY#

驅(qū)動至有效電平，完成接收

啟動方將IRDY#驅(qū)動至無效電平，總線回到空閑狀態(tài)

§15.5.4總線仲裁

■PCI使用集中式的同步仲裁方案。對于每個主設(shè)備

都有唯一的請求(REQ)和允許信號(GNT),利用請求一允

許方式完成總線的切換。

■仲裁器可以使用先來先服務(wù)法。循環(huán)輪流法和其他

一些優(yōu)先權(quán)排列法。一個PCI主設(shè)備必須對它要執(zhí)行的

每一次傳輸來請求總線仲裁。

PCI總線仲裁

F

G

RVGIRGRGR

NENE

PCINENE

TQTQTQTQ

###

Aribiter#####

PCI設(shè)備PCI設(shè)備PCI設(shè)備PCI設(shè)備

§15.5.6PCI配置寄存器

配置寄存器的訪問是由BIOS軟件配合PCI主橋?qū)?/p>

現(xiàn)的，PCI總線實(shí)現(xiàn)了參數(shù)自動設(shè)置功能。每個PCI設(shè)

備必須提供256字節(jié)的空間結(jié)構(gòu)，軟件利用這一結(jié)構(gòu)可

以測定什么板插入了PCI插槽，從而使軟件能夠自動地

為PCI接口設(shè)置系統(tǒng)。

■——PnP=PlugandPlay即插即用

■配置空間為256個字節(jié)，并且有獨(dú)特的紀(jì)錄結(jié)構(gòu)格式,該空間

又分頭標(biāo)區(qū)和設(shè)備有關(guān)區(qū)兩部分。頭標(biāo)區(qū)的長度為64個字節(jié)，其

數(shù)據(jù)結(jié)構(gòu)如圖所示

配置空間的頭標(biāo)區(qū)

00H

設(shè)備識別供應(yīng)商代碼

04H

狀態(tài)命令

08H

分類代碼修改版本

OCH

內(nèi)含自測試頭標(biāo)類型延時(shí)計(jì)數(shù)Cache大小

10H

基址寄存器

保留28H

保留2CH

擴(kuò)展ROM基址寄存器30H

保留34H

保留38H

Max——LatMin——Gnt中斷引腳中斷線號3CH

e配置空間頭

00H識別碼00H

狀態(tài)/命令?

頭（64字節(jié)）04H

類/電源關(guān)閉08H

BISTOCH

3FH

10H

40H

\1基本地址

24H

保留內(nèi)存28H

保國內(nèi)存

2CH

額外ROM地址3CH

保留內(nèi)存34H