微機原理212微處理器引腳

2.48086微處理器的引腳功能和工作模式最大模式和最小模式的概念8086的引腳信號和功能8086在最小模式下的系統(tǒng)配置8086在最大模式下的系統(tǒng)配置1、

8086的兩種工作方式

最小模式：系統(tǒng)中只有8086一個處理器，所有的控制信號都是由8086CPU產(chǎn)生。

最大模式：系統(tǒng)中可包含一個以上的處理器，比如包含協(xié)處理器8087。在系統(tǒng)規(guī)模比較大的情況下，系統(tǒng)控制信號不是由8086直接產(chǎn)生，而是通過與8086配套的總線控制器等形成。2、8086CPU的引腳信號和功能

8086是16位CPU。它采用高性能的N—溝道，耗盡型負載的硅柵工藝(HMOS)制造。由于受當時制造工藝的限制，部分管腳采用了分時復用的方式，構(gòu)成了40條管腳的雙列直插式封裝。地址/數(shù)據(jù)復用端最大/最小模式選擇端地址/狀態(tài)復用端8086引腳分配圖AD0INTRNMIAD15RDA16/S3BHE/S7READYA19/S6RESETMN/MXTESTCLK（RQ/GT0）/HOLD(RQ/GT1)/HLDA(LOCK)/WR(S2)/M/IO(S1)/DT/R(S0)/DENVCC(QS0)/ALEGND(QS1)/INTA

最小、最大模式下的共有引腳說明（1）

AD15～AD0(AddressDataBus)：

地址/數(shù)據(jù)復用信號，輸出/雙向端，三態(tài)。在T1狀態(tài)（地址周期）AD15～AD0上為地址信號的低16位A15～A0；在T2～T4狀態(tài)（數(shù)據(jù)周期）AD15～AD0上是數(shù)據(jù)信號D15～D0。此外,AD0可做低8位數(shù)據(jù)選通端。

（2）A19/S6～A16/S3(Address/Status)：地址/狀態(tài)復用信號，輸出端。在總線周期的T1狀態(tài)，A19/S6～A16/S3上是地址的高4位；在T2～T4狀態(tài)，A19/S6～A16/S3上輸出狀態(tài)信息。S4S3當前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS

S6=0，指示8086/8088當前與總線相連。

S5=1，當前允許可屏蔽中斷請求

=0，當前禁止可屏蔽中斷請求（3）BHE#/S7

(BusHighEnable/Status)：

數(shù)據(jù)總線高8位使能和狀態(tài)復用信號，輸出端。在總線周期T1狀態(tài)，BHE#為低電平，表示數(shù)據(jù)線上高8位數(shù)據(jù)有效。在T2～T4狀態(tài)，BHE#

/S7端輸出狀態(tài)信息S7。S7在8086中未定義。BHE#、AD0的代碼組合和對應(yīng)的操作

AD0對應(yīng)的操作所用的管腳00從偶地址開始讀/寫一個字AD15～AD001從奇地址單元讀/寫一個字節(jié)AD15～AD810從偶地址單元讀/寫一個字節(jié)AD7～AD00110從奇地址開始讀/寫一個字（在第一個總線周期，傳送低8位數(shù)據(jù)到AD15～AD8；第二個總線周期傳送高8位數(shù)據(jù)到AD7～AD0）AD15～AD8AD7～AD0（4）RD#(Read)

讀信號，三態(tài)輸出，低電平有效，表示當前CPU正在讀存儲器或I／O端口。

（5）RESET

復位信號。由外部輸入，高電平有效。RESET信號至少要保持4個時鐘周期，CPU接收到該信號后，停止進行操作，并對標志寄存器(FR)、IP、DS、SS、ES及指令隊列清零，而將CS設(shè)置為FFFFH。當復位信號變?yōu)榈碗娖綍r，CPU從FFFF0H開始執(zhí)行程序，由此可見，采用8086CPU計算機系統(tǒng)的啟動程序就保持在開始的存儲器中。（6）INTR(InterruptRequest)

中斷請求信號，由外部輸入，電平觸發(fā)，高電平有效。INTR有效時，表示外部設(shè)備向CPU發(fā)出中斷請求，CPU在每條指令的最后一個時鐘周期對INTR進行測試，一旦測試到有中斷請求，并且當中斷允許標志IF＝1時，則暫停執(zhí)行下條指令轉(zhuǎn)入中斷響應(yīng)周期。（7）NMI(Non—MaskableInterruptRequest)

不可屏蔽中斷請求信號。由外部輸入，邊沿觸發(fā)，正跳沿有效。CPU一旦測試到NMI請求信號，待當前指令執(zhí)行完就自動從中斷入口地址表中找到類型2中斷服務(wù)程序的入口地址，并轉(zhuǎn)去執(zhí)行。（8）TEST#

測試信號。由外部輸入，低電平有效。當CPU執(zhí)行WAIT指令時(WAIT指令是用來使處理器與外部硬件同步)，每隔5個時鐘周期對TEST進行一次測試，若測試到該信號無效，則CPU繼續(xù)執(zhí)行WAIT指令，即處于空閑等待狀態(tài)；當CPU測到TEST輸入為低電平時，則轉(zhuǎn)而執(zhí)行WAIT的下一條指令。（9）READY

準備就緒信號。由外部輸入，高電平有效，表示CPU訪問的存儲器或I／O端口已準備好傳送數(shù)據(jù)。當READY無效時，要求CPU插入一個或多個等待周期Tw，直到READY信號有效為止。（10）MN/MX＃(Minimum/MaximumModeControl)

最大最小模式控制信號，輸入。MN/MX＃＝1（＋5V），CPU工作在最小模式。MN/MX＃＝0（接地），CPU則工作在最大模式。

（11）

GND

地。（12)VCC

電源，接＋5V。（1）INTA#(InterruptAcknowledge)

中斷響應(yīng)信號。向外部輸出，低電平有效，表示CPU響應(yīng)了外部發(fā)來的INTR信號。（2）ALE(AddressLatchEnable)

地址鎖存允許信號，輸出，高電平有效。用來作為地址鎖存器的鎖存控制信號，在總線周期的T1狀態(tài)有效。最小模式引腳（3）WR#(Write)

寫信號，三態(tài)輸出，低電平有效，表示當前CPU正在寫存儲器或I／O端口。（4）M／IO#(Memory／IO)

存儲器或I／O端口訪問信號。三態(tài)輸出，M／IO#為高電平時，表示當前CPU正在訪問存儲器，M／IO#為低電平時，表示當前CPU正在訪問I／O端口。【注】8088的此引腳為M#/IO。（5）DEN#(DataEnable)

數(shù)據(jù)允許信號，輸出，三態(tài)，低電平有效。用于數(shù)據(jù)總線收發(fā)器的控制信號。（6）

DT/R#(DataTransmit/Receive)

數(shù)據(jù)收發(fā)器數(shù)據(jù)傳送方向控制信號，輸出，三態(tài)。在8086系統(tǒng)中，通常采用8286或8287作為數(shù)據(jù)總線的驅(qū)動器，用DT/R#信號來控制數(shù)據(jù)驅(qū)動器的數(shù)據(jù)傳送方向。當DT/R#＝1時，進行數(shù)據(jù)發(fā)送；DT/R#＝0時，進行數(shù)據(jù)接收。（7）HOLD(HoldRequest)

總線請求信號。由外部輸入，高電平有效。由其他主控設(shè)備向CPU請求使用總線。（8）HLDA(HoldAcknowledge)

總線請求響應(yīng)信號。向外部輸出，高電平有效。由CPU輸出高電平，通知其他主控設(shè)備可以占用總線,同時CPU釋放總線控制權(quán)。

（1）S2#、S1#、S0#（BusCycleStatus，最小模式為M/IO#、DT/R#、DEN#）

總線周期狀態(tài)信號，輸出端。這三個信號的組合表示當前總線周期的操作類型。在最大模式下，由這三個信號輸入給總線控制器8288，用來產(chǎn)生存儲器、I/O口的讀寫等相關(guān)控制信號。如下表：

最大模式下的引腳說明S2#S1#S0#CPU狀態(tài)8288命令000中斷響應(yīng)INTA#001讀I/O端口IORC#010寫I/O端口IOWC#AIOWC#011暫停無100取指令MRDC#101讀存儲器MRDC#110寫存儲器MWTC#AMWC#111無作用無（2）LOCK#

總線封鎖信號，三態(tài)輸出，低電平有效。LOCK有效時表示CPU不允許其它總線主控者占用總線。這個信號由軟件設(shè)置。當在指令前加上LOCK前綴時，則在執(zhí)行這條指令期間LOCK保持有效，即在此指令執(zhí)行期間，CPU封鎖其它主控者使用總線。（3）RQ#/GT0#，RQ#/GT1#(Request／Grant)

總線請求／總線請求響應(yīng)信號。雙向，低電平有效。當該信號為輸入時表示其它主控者向CPU請求使用總線；當為輸出時表示CPU對總線請求的響應(yīng)信號。兩條線可同時與兩個主控者相連，同時,RQ#/GT0#的優(yōu)先級高于RQ#/GT1#。（4）QS1、QS0(InstructionQueueStatus)：

指令隊列狀態(tài)信號，輸出。QS1,QS0組合起來表示前一個時鐘周期中指令隊列的狀態(tài)，以便從外部對芯片的測試。QS1QS0編碼含義00無操作01從隊列中取第一個字節(jié)10隊列已空11從隊列中取后續(xù)字節(jié)

8086CPU可工作在最小模式和最大模式兩種配置。最小模式是單機系統(tǒng)。系統(tǒng)中所需要的控制信號全部由8086CPU本身直接提供。最大模式可構(gòu)成多處理機系統(tǒng)，系統(tǒng)中所需要的控制信號由總線控制器8288提供。

CPU工作模式的選擇是由硬件決定的，當CPU的管腳MN／MX#接高電平(十5V)時，構(gòu)成最小模式；當MN／MX#接低電平(地)時，構(gòu)成最大模式。

3、8086在最小模式下的系統(tǒng)配置在8086/8088的最小工作模式中，硬件連接上有如下幾個特點：（1）MN/MX#引腳接+5V，決定了8086/8088工作在最小模式，且只有一個8086/8088微處理器。（2）有一片8284A，作為時鐘發(fā)生器。（3）有三片8282或74LS373，用來作為地址鎖存器。（4）所有總線控制信號都直接由8086/8088產(chǎn)生。（5）當系統(tǒng)中所連接的存儲器和外設(shè)比較多時，需要增加系統(tǒng)數(shù)據(jù)總線的驅(qū)動能力，這時，可選用兩片8286或74LS245作為總線收發(fā)器。

最小模式系統(tǒng)

8282鎖存器與8086的連接8286收發(fā)器與8088的連接與最小模式系統(tǒng)相比較，主要區(qū)別是:

增設(shè)了一個總線控制器8288和一個總線仲裁器8289。

8086CPU輸出的狀態(tài)信號S2～S0同時送給8288和8289，由8288輸出8086CPU系統(tǒng)所需要的控制信號，而8289總線仲裁器對系統(tǒng)中多個處理器提出共享總線資源的要求作出裁決。因此，8086的最大模式系統(tǒng)由于8288和8289的存在，可以構(gòu)成一個多處理器系統(tǒng)。4、8086在最大模式下的系統(tǒng)配置

最大模式系統(tǒng)

8288總線控制器的連接2.58086微處理器的操作時序時序的基本概念

8086CPU的主要操作系統(tǒng)的復位和啟動總線的讀寫操作中斷操作總線保持、總線請求與響應(yīng)一、時序的基本概念

時鐘周期（也稱狀態(tài)）：系統(tǒng)時鐘提供的一個高低電平構(gòu)成的周期，是執(zhí)行操作的最小單位?？偩€周期：讀寫存儲器或I/O口數(shù)據(jù)的時間。CPU為了讀取指令或傳送數(shù)據(jù)，需要通過總線接口部件BIU與存儲器或I/O接口進行信息交互，執(zhí)行對總線的操作。進行一次數(shù)據(jù)傳送的總線操作定義為一個總線周期。指令周期：一條指令從取出到執(zhí)行結(jié)束所經(jīng)歷的時間。

一個總線周期至少包含4個狀態(tài)；一個指令周期包含若干個總線周期。1、系統(tǒng)復位與啟動通過RESET引腳上的觸發(fā)信號來執(zhí)行。二、8086CPU的主要操作寄存器狀態(tài)寄存器狀態(tài)標志寄存器清0SS寄存器0000H指令指針I(yè)P0000HES寄存器0000HCS寄存器FFFFH指令隊列空DS寄存器0000H其它寄存器0000H復位后，第一條指令的地址：CS左移四位

物理地址為FFFF0+0000H（IP中）=FFFF0H一般在FFFF0H中，存放一條無條件轉(zhuǎn)移指令JMP

，轉(zhuǎn)移到系統(tǒng)程序?qū)嶋H開始處。系統(tǒng)復位時序

2、總線操作

最小模式下的讀總線周期示意圖最小模式下的總線寫操作最大模式下總線讀操作最大模式下總線寫操作中斷操作最小模式下的總線保持操作最大模式下的總線請求/允許操作補充：

80x86/Pentium系列微處理器介紹

80286微處理器80386微處理器80486微處理器Pentium系列微處理機一、80286微處理器80286就是增強型16位微處理器。80286與8086向上兼容，它主要是為滿足多用戶和多任務(wù)系統(tǒng)的需要而設(shè)計的，內(nèi)部設(shè)有存儲管理部件和存儲保護機構(gòu)。80286芯片內(nèi)部只包含CPU和內(nèi)存管理部件指令部件（IU）、總線部件（BU）、地址部件（AU）和執(zhí)行部件（EU）它把8086中的總線接口部件分成了總線部件、地址部件和指令部件三部分，這樣可增加它們的并行操作程度，有效地加快系統(tǒng)的處理速度68腳。獨立的24條地址線,16條數(shù)據(jù)線。80286具有很大的存儲空間，能支持虛擬存儲體系，能以實地址和保護虛地址兩種不同的方式運行。最大的虛擬存儲空間達1GB.寄存器組二、80386微處理器與8086/80286兼容,地址線32位,數(shù)據(jù)線32位。靈活的32位微處理器

支持8位,16位,32位數(shù)據(jù)類型；較大的存儲空間：4GB物理空間，64TB虛擬空間存儲器采用分段結(jié)構(gòu),一個段可達4GB集成的存儲管理部件：支持虛擬存儲器、可選擇的片內(nèi)分頁機構(gòu)，與80286完全兼容片外連接高速緩沖存儲器指令流水線結(jié)構(gòu)時鐘12MHZ/16MHZ三、80486微處理器80486微處理機是在80386微處理機的基礎(chǔ)上改進并發(fā)展起來的32位機。只對80386的底層作了改進。把80386和浮點運算協(xié)處理器80387及8KB超高速緩存集成在一個芯片上。168條引線，內(nèi)部寄存器和數(shù)據(jù)總線寬度都是32位，地址總線也是32位。外部數(shù)據(jù)總線寬度為64位。使得可尋址的內(nèi)存空間達到4GB，虛擬內(nèi)存空間達到64TB。存儲器管理部件MMU片內(nèi)集成8KB數(shù)據(jù)和指令Cache，提高微處理器對存儲器進行訪問的效率首次采用RISC（ReducedInstructionSetComputer/精減指令集計算機）技術(shù)（即一個時鐘周期執(zhí)行一條指令）、多總線連接技術(shù)等，使微處理機的性能大大提高。首次將80387FPU集成在同一芯片上Pentium微處理機內(nèi)部采用超標量雙流水線結(jié)構(gòu)，每條流水線包含5個步級。（u流水線和v流水線)浮點部件擁有專用的加法和乘/除法單元使得復雜而精確的運算速度大大提高在指令預處理中增加了分支預測技術(shù)，使分支指令不停頓流水線的執(zhí)行Pentium內(nèi)部采用2個彼此獨立的8KB代碼高速緩存和8KB數(shù)據(jù)高速緩存Pentium內(nèi)部數(shù)據(jù)總線為32位，CPU和內(nèi)存進行數(shù)據(jù)交換的外部數(shù)據(jù)總線為64位

對存儲器的管理也采用分段和分頁四、Pentium系列微處理機第二章練習：8086CPU的指令隊列的作用是什么？地址加法器的作用是什么？什么是總線周期？8086CPU的基本總線周期由幾個時鐘周期組成？若CPU的主頻是10MHZ，則一個總線周期是多少？在CPU的讀寫總線周期中，數(shù)據(jù)在哪個狀態(tài)出現(xiàn)在數(shù)據(jù)總線上？8086/8088CPU在讀寫總線周期中，是在哪個時刻采樣READY信號，以便決定是否插入TW等待周期？ALE引腳的功能是什么？何時有效？有效電平是什么？說明（0104H）=9A00H和（0104H）=00H,哪個指的是字單元？哪個是指字節(jié)單元？它們在內(nèi)存中如何存放？（設(shè)數(shù)據(jù)段基址DS=5000H）設(shè)DS=2100H,BX=9876H,ES=2300H,DI=7876H.計算存儲單元的段基址和偏移地址為DS:BX,ES:DI時，其物理地址是多少？設(shè)AX=5678H,BX=9876H。分析兩個寄存器的內(nèi)容相加后，對FR中標志位的影響？第二章習題2.18086是多少位的微處理器?8086有多少條數(shù)據(jù)線和地址線?2.28086微處理器從編程結(jié)構(gòu)來說