5鎖存器和觸發(fā)器

5鎖存器和觸發(fā)器5.1雙穩(wěn)態(tài)存儲(chǔ)單元電路5.2鎖存器5.3觸發(fā)器的電路結(jié)構(gòu)和工作原理5.4觸發(fā)器的邏輯功能教學(xué)基本要求1、掌握鎖存器、觸發(fā)器的電路結(jié)構(gòu)和工作原理2、熟練掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T觸發(fā)器的邏輯功能3、正確理解鎖存器、觸發(fā)器的動(dòng)態(tài)特性1、時(shí)序邏輯電路與鎖存器、觸發(fā)器：

時(shí)序邏輯電路:概述鎖存器和觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯單元。

結(jié)構(gòu)特征:由組合邏輯電路和存儲(chǔ)電路組成,電路中存在反饋。工作特征：時(shí)序邏輯電路的工作特點(diǎn)是任意時(shí)刻的輸出狀態(tài)不僅與該當(dāng)前的輸入信號(hào)有關(guān)，而且與此前電路的狀態(tài)有關(guān)。2、鎖存器與觸發(fā)器共同點(diǎn)：具有0和1兩個(gè)穩(wěn)定狀態(tài)，一旦狀態(tài)被確定，就能自行保持。一個(gè)鎖存器或觸發(fā)器能存儲(chǔ)一位二進(jìn)制碼。

不同點(diǎn)：鎖存器---對(duì)脈沖電平敏感的存儲(chǔ)電路，在特定輸入脈沖電平作用下改變狀態(tài)。觸發(fā)器---對(duì)脈沖邊沿敏感的存儲(chǔ)電路，在時(shí)鐘脈沖的上升沿或下降沿的變化瞬間改變狀態(tài)。

CP

CP

5.1

雙穩(wěn)態(tài)存儲(chǔ)單元電路5.1.1

雙穩(wěn)態(tài)的概念5.1.2

雙穩(wěn)態(tài)存儲(chǔ)單元電路5.1雙穩(wěn)態(tài)存儲(chǔ)單元電路5.1.1

雙穩(wěn)態(tài)的概念反饋5.1.2雙穩(wěn)態(tài)存儲(chǔ)單元電路Q端的狀態(tài)定義為電路輸出狀態(tài)。電路有兩個(gè)互補(bǔ)的輸出端1.

電路結(jié)構(gòu)2、數(shù)字邏輯分析——電路具有記憶1位二進(jìn)制數(shù)據(jù)的功能。

如Q=1如Q=010011011003.模擬特性分析

I1

=

O2

O1=

I2圖中兩個(gè)非門的傳輸特性5.2.1SR鎖存器5.2鎖存器5.2.1D鎖存器5.2.1SR鎖存器5.2鎖存器1.基本SR鎖存器初態(tài)：R、S信號(hào)作用前Q端的狀態(tài)，初態(tài)用Qn表示。次態(tài)：R、S信號(hào)作用后Q端的狀態(tài),次態(tài)用Qn+1表示。國(guó)標(biāo)邏輯符號(hào)1)工作原理R=0、S=0狀態(tài)不變00若初態(tài)Qn=1101若初態(tài)

Qn=001000無論初態(tài)Qn為0或1，鎖存器的次態(tài)都為1態(tài)。信號(hào)消失后新的狀態(tài)將被記憶下來。01若初態(tài)Qn=1101若初態(tài)Qn=0010010R=0、S=1置1無論初態(tài)Qn為0或1，鎖存器的次態(tài)為0態(tài)。信號(hào)消失后新的狀態(tài)將被記憶下來。10若初態(tài)Qn=1110若初態(tài)Qn=0100101R=1、

S=0置01100S=1、

R=1無論初態(tài)Qn為0或1，鎖存器的次態(tài)、都為0。狀態(tài)不確定約束條件:SR=0當(dāng)S、R同時(shí)回到0時(shí)，由于兩個(gè)或非門的延遲時(shí)間無法確定，使得鎖存器最終穩(wěn)定狀態(tài)也不能確定。鎖存器的輸出既不是0態(tài)，也不是1態(tài)3）工作波形4）用與非門構(gòu)成的基本SR鎖存器、c.國(guó)標(biāo)邏輯符號(hào)a.電路圖b.功能表

110010100101不變11不變Q約束條件:

SR=0例

運(yùn)用基本SR鎖存器消除機(jī)械開關(guān)觸點(diǎn)抖動(dòng)引起的脈沖輸出。用或非門構(gòu)成的基本SR鎖存器功能表

001110010110不變00不變Q約束條件:

SR=0

≥1

≥1Q

Q

R

S

用與非門構(gòu)成的基本SR鎖存器功能表

110010100101不變11不變Q約束條件:

SR=02.邏輯門控SR鎖存器電路結(jié)構(gòu)

國(guó)標(biāo)邏輯符號(hào)簡(jiǎn)單SR鎖存器使能信號(hào)控制門電路2、工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：狀態(tài)發(fā)生變化。狀態(tài)不變Q3=SQ4=R的波形。

邏輯門控SR鎖存器的E、S、R的波形如下圖虛線上邊所示，鎖存器的原始狀態(tài)為Q=0，試畫出Q3、Q4、Q和Q5.2.2D鎖存器1.邏輯門控D鎖存器國(guó)標(biāo)邏輯符號(hào)邏輯電路圖=SS=0R=1D=0Q=0D=1Q=1E=0不變E=1=

DS=1R=0D鎖存器的功能表置10111置01001保持不變不變×0功能QDEQ邏輯功能2.傳輸門控D鎖存器

(c)E=0時(shí)(b)E=1時(shí)(a)電路結(jié)構(gòu)TG2導(dǎo)通，TG1斷開

TG1導(dǎo)通，TG2斷開Q=DQ不變(c)

工作波形3.D鎖存器的動(dòng)態(tài)特性定時(shí)圖:表示電路動(dòng)作過程中，對(duì)各輸入信號(hào)的時(shí)間要求以及輸出對(duì)輸入信號(hào)的響應(yīng)時(shí)間。

74HC/HCT373八D鎖存器

4.

典型集成電路74HC/HCT373的功能表工作模式輸入內(nèi)部鎖存器狀態(tài)輸出LEDnQn使能和讀鎖存器

（傳送模式）LHLLLLHHHH鎖存和讀鎖存器LLL*LLLLH*HH鎖存和禁止輸出H×××高阻H×××高阻L*和H*表示門控電平LE由高變低之前瞬間Dn的邏輯電平。5.3觸發(fā)器的電路結(jié)構(gòu)和工作原理5.3.1主從觸發(fā)器5.3.2維持阻塞觸發(fā)器*5.3.3利用傳輸延時(shí)的觸發(fā)器5.3.4觸發(fā)器的動(dòng)態(tài)特性5.3觸發(fā)器的電路結(jié)構(gòu)和工作原理1.鎖存器與觸發(fā)器鎖存器在E的高(低)電平期間對(duì)信號(hào)敏感觸發(fā)器在CP的上升沿(下降沿)對(duì)信號(hào)敏感5.3觸發(fā)器的電路結(jié)構(gòu)和工作原理主鎖存器與從鎖存器結(jié)構(gòu)相同1.電路結(jié)構(gòu)5.3.1主從觸發(fā)器TG1和TG4的工作狀態(tài)相同TG2和TG3的工作狀態(tài)相同2.由傳輸門組成的CMOS邊沿D觸發(fā)器

工作原理：TG1導(dǎo)通，TG2斷開——輸入信號(hào)D送入主鎖存器。TG3斷開，TG4導(dǎo)通——從鎖存器維持在原來的狀態(tài)不變。(1)CP=0時(shí):

=1，C=0，Q

跟隨D端的狀態(tài)變化，使Q

=D。

工作原理：(2)CP由0跳變到1

:

=0，C=1，觸發(fā)器的狀態(tài)僅僅取決于CP信號(hào)上升沿到達(dá)前瞬間的D信號(hào)TG3導(dǎo)通，TG4斷開——從鎖存器Q

的信號(hào)送Q端。TG1斷開，TG2導(dǎo)通——輸入信號(hào)D不能送入主鎖存器。主鎖存器維持原態(tài)不變。

。

2.典型集成電路74HC/HCT74中D觸發(fā)器的邏輯圖

74HC/HCT74的功能表LHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP輸出輸入國(guó)標(biāo)邏輯符號(hào)74HC/HCT74的邏輯符號(hào)和功能表具有直接置1、直接置0，正邊沿觸發(fā)的D功能觸發(fā)器5.3.2維持阻塞觸發(fā)器1.電路結(jié)構(gòu)與工作原理

C置0維持線響應(yīng)輸入D和CP信號(hào)根據(jù)確定觸發(fā)器的狀態(tài)4

CP=0

2、工作原理

Qn+1=QnD信號(hào)進(jìn)入觸發(fā)器,為狀態(tài)刷新作好準(zhǔn)備Q1=DQ4=DD信號(hào)存于Q4011DD

G11

&

CP

Q1

&

G2G33

&

&

&

G5Q2

Q3

S

R

Q4

D

G6Q

Q

&

G44

當(dāng)CP

由0跳變?yōu)?01DD

G11

&

CP

Q1

&

G2G33

&

&

&

G5Q2

Q3

S

R

G4Q4

D

G6

Q

Q

&

100DD在CP脈沖的上升沿，觸法器按此前的D信號(hào)刷新4

當(dāng)CP=1在CP脈沖的上升沿到來瞬間使觸發(fā)器的狀態(tài)變化D信號(hào)不影響、的狀態(tài)，Q的狀態(tài)不變

G11

&

CP

Q1

&

G2G33

&

&

&

G5Q2

Q3

S

R

G4Q4

D

G6Q

Q

&

101置1維持線置0阻塞線1100置1阻塞，置0維持線2.典型集成電路-----74LS74

5.3.4

觸發(fā)器的動(dòng)態(tài)特性動(dòng)態(tài)特性反映其觸發(fā)器對(duì)輸入信號(hào)和時(shí)鐘信號(hào)間的時(shí)間要求，以及輸出狀態(tài)對(duì)時(shí)鐘信號(hào)響應(yīng)的延遲時(shí)間。建立時(shí)間保持時(shí)間脈沖寬度傳輸延時(shí)時(shí)間傳輸延時(shí)時(shí)間保持時(shí)間tH

：保證D狀態(tài)可靠地傳送到Q建立時(shí)間tSU

：保證與D相關(guān)的電路建立起穩(wěn)定的狀態(tài)，使觸發(fā)器狀態(tài)得到正確的轉(zhuǎn)換。最高觸發(fā)頻率fcmax

：觸發(fā)器內(nèi)部都要完成一系列動(dòng)作，需要一定的時(shí)間延遲，所以對(duì)于CP最高工作頻率有一個(gè)限制。觸發(fā)脈沖寬度tW

：保證內(nèi)部各門正確翻轉(zhuǎn)。傳輸延遲時(shí)間tPLH和tPHL

：時(shí)鐘脈沖CP上升沿至輸出端新狀態(tài)穩(wěn)定建立起來的時(shí)間5.4.1D觸發(fā)器5.4

觸發(fā)器的邏輯功能5.4.2JK觸發(fā)器5.4.3SR

觸發(fā)器5.4.4D

觸發(fā)器功能的轉(zhuǎn)換5.4.2T觸發(fā)器5.4

觸發(fā)器的邏輯功能不同邏輯功能的觸發(fā)器國(guó)際邏輯符號(hào)D觸發(fā)器JK觸發(fā)器T觸發(fā)器RS觸發(fā)器5.4.1D

觸發(fā)器1.特性表

Qn

DQn+10000111001112.特性方程Qn+1=D

3.狀態(tài)圖例1

D觸發(fā)器組成的電路及輸入電壓波形如圖所示，試根據(jù)輸入波形畫出輸出端的電壓波形。1234567

SC1

1DR

Q

Q

&CPABD&Q例2

如圖所示電路中，已知CP和D的波形如圖所示，試畫出Y1，Y2端的電壓波形。設(shè)Q1，Q2的初態(tài)均為0。

1D

C1

Q1Q1＞D

CP

1D

C1

Q2Q2＞

&&Y1Y2CPDCPD3.狀態(tài)轉(zhuǎn)換圖

翻轉(zhuǎn)10011111

置111010011

置000011100狀態(tài)不變01010000

說

明Qn+1QnKJ1.特性表

2.特性方程5.4.2JK

觸發(fā)器JK觸發(fā)器例5.4.1設(shè)下降沿觸發(fā)的JK觸發(fā)器時(shí)鐘脈沖和J、K信號(hào)的波形如圖所示試畫出輸出端Q的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。例

電路如圖所示，設(shè)觸發(fā)器的初始狀態(tài)為0，試畫出在時(shí)鐘脈沖作用下各觸發(fā)器輸出端Q的波形。

1J

C1

1KQ1Q1＞

CP

1

1J

C1

1KQ2Q2＞

CP

1J

C1

1KQ3Q3＞

CP

CP1

例

JK觸發(fā)器的邏輯圖和各輸入端的電壓波形如圖所示，試畫出觸發(fā)器輸出端Q的波形。

1J

C11KQQ＞CP

JS0KRDCPRDJKR例

電路如圖所示，若在A，B，C，CP端加入如圖所示的波形，設(shè)觸發(fā)器初始狀態(tài)為0，試畫出觸發(fā)器輸出端Q的波形。

1K

C1

1JQQ＞

CPCBAKJ=1=11CPABCBJKR

1K

C1

1JQQ＞

CPCBAKJ=1=11CPCJKQR5.4.3T觸發(fā)器特性方程狀態(tài)轉(zhuǎn)換圖特性表011101110000T邏輯符號(hào)4.T′觸發(fā)器國(guó)際邏輯符號(hào)特性方程時(shí)鐘脈沖每作用一次，觸發(fā)器翻轉(zhuǎn)一次。5.4.4SR

觸發(fā)器1.特性表

2.特性方程3.狀態(tài)圖Qn

SRQn+1000000100101011不確定100110101101111不確定

SR=0（約束條件）綜合例題：由不同觸發(fā)器組成的邏輯電路分析觸發(fā)器組成的電路和輸入信號(hào)波形如圖所示，試畫出觸發(fā)器輸出端Q1，Q2的波形。設(shè)兩觸發(fā)器的初始狀態(tài)均為0。1K

C1

1JQ2Q2＞BACPR1D＞C1CQ1Q1CPABCQ1Q25.3.4D觸發(fā)器功能的轉(zhuǎn)換觸發(fā)器邏輯功能的轉(zhuǎn)換在實(shí)際應(yīng)用中，經(jīng)常需要將一種功能的觸發(fā)器轉(zhuǎn)換成另一種功能的觸發(fā)器。根據(jù)觸發(fā)器的邏輯功能，通過一些連線或附加的邏輯門，就可以實(shí)現(xiàn)觸發(fā)器邏輯功能的轉(zhuǎn)換。觸發(fā)器邏輯功能轉(zhuǎn)換的方法：對(duì)比兩種觸發(fā)器的特性方程式，得到轉(zhuǎn)換電路的邏輯表達(dá)式，進(jìn)而可畫出轉(zhuǎn)換電路。D觸發(fā)器功能的轉(zhuǎn)換D觸發(fā)器構(gòu)成JK

觸發(fā)器組合電路DKJQn+1=D

2.D觸發(fā)器構(gòu)成T觸發(fā)器Qn+1=D

組合電路DT

3.D觸發(fā)器構(gòu)成T'觸發(fā)器Qn+1=D

CPQ二分頻

Q1Q1

1D

C1

CP

QQ

1D

C1

CPQ1Q四分頻JK觸發(fā)器功能的轉(zhuǎn)換JK

觸發(fā)器構(gòu)成D觸發(fā)器Qn+1=D

1J

C1

1KQQ＞CPD12.JK觸發(fā)器構(gòu)成T觸發(fā)器1J

C1

1KQQ＞CPT3.JK觸發(fā)器構(gòu)成T’觸發(fā)器1J

C1

1KQQ＞CP11J

C1

1KQQ＞CP

鎖存器和觸發(fā)器都是具有存儲(chǔ)功能的邏輯電路，是構(gòu)成時(shí)序電路的基本邏輯單元。每個(gè)鎖存器或觸發(fā)器都能存儲(chǔ)1位二值信息。

鎖存器是對(duì)脈沖電平敏感的電路，它們?cè)谝欢娖阶饔孟赂淖儬顟B(tài)。

觸發(fā)器是對(duì)時(shí)鐘脈沖邊沿敏感的電路，它們?cè)跁r(shí)鐘脈沖的上升沿或下降沿作用下改變狀態(tài)。小結(jié)

CP

CP

觸發(fā)器按邏輯功能分類有D觸發(fā)器、JK觸發(fā)器、T（T'）觸發(fā)器和SR觸發(fā)器。它們的功能可用特性表、特性方程和狀態(tài)圖來描述。觸發(fā)器的電路結(jié)構(gòu)與邏輯功能沒有必然聯(lián)系。D觸發(fā)器JK觸發(fā)器T觸發(fā)器T’

觸發(fā)器SR觸發(fā)器（約束條件）利用特性方程可實(shí)現(xiàn)不同功能觸發(fā)器間邏輯功能的相互轉(zhuǎn)換。

[練習(xí)]

在圖中所示的CC4013邊沿D

觸發(fā)器中，CP、D、SD、RD的波形見圖，試畫出Q、Q

的波形。[解]QQCPC11DD

SSD

RRD

SD、RD

—異步置位（置1）、復(fù)位（置0）端。CP

—上升沿觸發(fā)。CPDSDRDQQ綜合例題：多時(shí)鐘輸入的觸發(fā)器電路