現(xiàn)代電工電子技術(shù) 課件 第十二章 門電路與組合邏輯電路

第十二章門電路與組合邏輯電路§12.1常用邏輯門電路

第12章門電路與組合邏輯電路§12.3組合電路的分析與設(shè)計(jì)§12.4常用組合邏輯電路§12.1常用邏輯門電路門電路的作用：實(shí)現(xiàn)邏輯關(guān)系的電子電路。主要類型：與門、或門、非門；與非門、或非門、異或門等門電路的輸出狀態(tài)與賦值對應(yīng)關(guān)系：正邏輯：高電位對應(yīng)“1”；低電位對應(yīng)“0”。混合邏輯：輸入用正邏輯、輸出用負(fù)邏輯；或者輸入用負(fù)邏輯、輸出用正邏輯。一般采用正邏輯負(fù)邏輯：高電位對應(yīng)“0”；低電位對應(yīng)“1”。在數(shù)字電路中，電壓值為多少并不重要，只要能判斷高低電平即可。100VVcc

V

V#一、概述開關(guān)元件二極管反向截止：開關(guān)接通開關(guān)斷開三極管（C,E)飽和區(qū)：截止區(qū)：開關(guān)接通CEB開關(guān)斷開

正向?qū)ǎ篊EB門(電子開關(guān))滿足一定條件時，電路允許信號通過

開關(guān)接通。開門狀態(tài)：關(guān)門狀態(tài)：條件不滿足時，信號通不過

開關(guān)斷開。#1、二極管與門FD1D2AB+12V邏輯函數(shù)(uD=0.3V)二、常用邏輯門電路邏輯變量

ABF000010100111&ABF邏輯符號真值表邏輯式F=AB#邏輯函數(shù)邏輯變量邏輯符號真值表邏輯式2、二極管或門FD1D2AB-12VuAuBuF1ABF

ABF000011101111F=A+B§12.1#3、三極管非門嵌位二極管R1DR2AF+12V+3VuAuF3V0.30V3.3邏輯變量邏輯函數(shù)邏輯符號1AF真值表A

F

0

1

1

0

邏輯式F=A§12.1#附:門電路的常見邏輯符號

與門

或門

非門

F=A?B

F=A+B&ABFABFABFABF1ABFABF+A1FAFAFAF除了基本的門電路以外，還有幾種復(fù)合門電路新符號舊符號§12.1#

復(fù)合門電路:由基本門電路組合而成。

復(fù)合門與非門或非門與或非門異或門同或門與門+非門或門+非門與門+或門+非門常用不太常用復(fù)合門的符號？？§12.1#

復(fù)合門電路與非門邏輯符號邏輯式＆1ABF＆ABF或非門AB≥1F1ABF≥1＆＆1≥1ABCDF與或非門F=AB+CDF=AB＆≥1ABCDF=1ABF=AB+AB異或門同或門=1ABF=AB+AB§12.1參見教材#&ABF符號功能表三態(tài)門的符號及功能表&ABF符號功能表三態(tài)門電路使能端高電平起作用使能端低電平起作用E1E2E3公用總線０１０ABC工作時，E1、E2、E3分時接入高電平，將不同數(shù)據(jù)（A、B、C）分時送至總線。三態(tài)門主要作為TTL電路與總線間的接口電路。三態(tài)門的作用？？？§12.1#＆≥1ABCDF&ABF≥1ABFA1F&ABFABF≥1=1ABF=1ABFF=ABF=A+BF=AF=ABF=A+BF=AB+CD=AB+AB=AB+AB與門或門非門與非門或非門與或非門異或門同或門常用的門&ABF三態(tài)門HOME復(fù)習(xí)§12.1#各種門可以有多個輸入端三輸入端與門三輸入端或門&ABFC≥1ABFCF=ABCF=A+B+C

&ABFCF=ABCCF=A+B+C

≥1ABF還有很多，此處略……..§12.1#典型集成門電路的結(jié)構(gòu)與特點(diǎn)以TTL與非門為例+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

結(jié)構(gòu)特點(diǎn)：輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，稱之為:Transistor—TransistorLogic。即TTL電路一、結(jié)構(gòu)#1.任一輸入為低電平（0.3V）時“0”1V不足以讓T2、T5導(dǎo)通+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

二、工作原理三個PN結(jié)導(dǎo)通需2.1Vuo=5-uR2-ube3-ube4

3.4V

高電平！邏輯關(guān)系：任0則1#+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止2.輸入全為高電平（3.4V）時邏輯關(guān)系：全1則0輸入、輸出的邏輯關(guān)系式：飽和uF=0.3V#三、TTL與非門的特點(diǎn)：3.由三極管構(gòu)成，可以做成集成電路。1.只需一個工作電源(+5V)。2.輸出典型值高電平為3.4V、低電平為0.3V。TTL與非門在使用時多余輸入端的處理：接+5V。懸空（懸空視為“1”）輸入端并聯(lián)使用。

一般UOH2.4V

UOL

0.4V便認(rèn)為合格。

閾值電壓UT=1.4V當(dāng)只有兩個輸入信號A、B時，

C為多余端&ABFC+5V#其它問題數(shù)字集成電路共分兩大類：TTL電路CMOS電路Transistor—TransistorLogicCO-MetallicOxideSemiconductor（互補(bǔ)金屬氧化物半導(dǎo)體）TTL電路CMOS電路工作速度高，帶負(fù)載能力強(qiáng)；工作電源+5V；多余端可以懸空，懸空視為“1”。功耗低，抗干擾能力強(qiáng)；工作電源+3~18V；多余端不可以懸空。#

概述邏輯電路組合邏輯電路時序邏輯電路特點(diǎn)：輸出只取決于當(dāng)前的輸入。組成：門電路，不存在記憶元件。特點(diǎn)：輸出取決于當(dāng)前的輸入和原來的狀態(tài)。組成：組合電路、記憶元件。#HOME給定邏輯圖得到邏輯功能分析§12.3組合電路的分析與設(shè)計(jì)一、組合電路的分析1.由給定的邏輯圖寫出輸出端的邏輯表達(dá)式。分析步驟：2.化簡邏輯表達(dá)式。3.寫出真值表（有時可略）。4.確定邏輯功能。#HOME例1：分析下圖的邏輯功能。

&&&ABF同或門ABF001010100111真值表功能：當(dāng)兩個變量取值相同時，函數(shù)為1，取值不同時函數(shù)為0。#HOME§12.3例2：分析下圖的邏輯功能。

&&&&ABF異或門功能：兩變量相同時，F(xiàn)為“0”，兩變量相異時，F(xiàn)為“1”#HOME§12.3例3：分析下圖的邏輯功能。

特點(diǎn)：

M=1時選通A路信號；

M=0時選通B路信號。信號選通電路BMF&&&A1MABF00000011010001111000101011011111真值表#HOME§12.3設(shè)計(jì)：

給定邏輯功能畫出邏輯圖設(shè)計(jì)二、組合電路的設(shè)計(jì)1.首先指明變量取“0”“1”的含義。設(shè)計(jì)步驟：2.根據(jù)給定的邏輯要求，列出真值表。3.用卡諾圖化簡寫出最簡表達(dá)式。4.根據(jù)最簡邏輯表達(dá)式畫出邏輯電路。#HOME§12.3例：設(shè)計(jì)三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。1.首先指明變量取“0”“1”的含義。

A

B

C

F

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

真值表A、B、C按下時為“1”，不按時為“0”。輸出是F，多數(shù)贊成時是“1”，否則是“0”。HOME列出真值表3.用卡諾圖寫出最簡表達(dá)式ABC0001111001BCABAC§12.34.根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABCFHOME需要三個與門，一個或門ABBCCA§12.3&&&&ABCF要求用與非門設(shè)計(jì)電路HOME將與或式轉(zhuǎn)變?yōu)榕c非式：§12.3一、編碼器1.二進(jìn)制編碼器二進(jìn)制編碼器的作用：將一系列信號狀態(tài)轉(zhuǎn)換成二進(jìn)制代碼。HOME§12.4常用組合邏輯電路所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。n位二進(jìn)制代碼有2n種不同的組合，可以表示2n個信號。

編碼器I0

I7Y0Y1Y28個信號3位二進(jìn)制數(shù)例如8線-3線編碼器§12.42.二—

十進(jìn)制編碼器二---十進(jìn)制編碼器的作用：將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼）編制成BCD碼。十個輸入需要幾位輸出？四位設(shè)輸入低電平有效，則真值表如下：HOME輸入十個狀態(tài)二-十進(jìn)制編碼器F3I0

I9F0F1F2二進(jìn)制代碼§12.4

按此表達(dá)式設(shè)計(jì)一鍵控8421編碼器10個按鍵分別是0~9作為輸入，四位二進(jìn)制碼作為輸出。

二-十進(jìn)制編碼器簡化真值表#HOME§12.4+5VR0123456789&F3&F2&F1&F1000100100011010001010110011110001001鍵控編碼器8421#HOME§12.4二、譯碼器1.二進(jìn)制譯碼器二進(jìn)制譯碼器的作用：將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼是編碼的逆過程，即將某二進(jìn)制翻譯成電路的某種狀態(tài)。

譯碼器Y0A0An-1Ym-1Y1二進(jìn)制代碼一組高低電平信號#HOME§12.4例：用與非門設(shè)計(jì)2-4線譯碼器?！皑C”表示低電平有效。真值表輸入控制端輸出&&&&A1A0#HOME§12.4輸入控制端輸出&&&&A1A0

A1

A0

1

X

X

1

1

1

1

0

0

0

0

1

1

1

0

0

1

1

0

1

1

0

1

0

1

1

0

1

0

1

1

1

1

1

0

2-4線譯碼器

74LS139的內(nèi)部線路74LS139的功能表“–”表示低電平有效#§12.474LS139管腳圖一片139種含兩個2-4譯碼器#HOME§12.42.顯示譯碼器二---十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件。bcdefga#HOME§12.4abcdfgabcdefg111111001100001101101e

七段顯示器件的工作原理：#HOME§12.4真值表Fa同樣，可求出Fb~FgABCD0001111000011110bcdefga#HOME§12.474LS48與七段顯示器件的連接：bfacdegbfacdegBIDCBA+5V§12.4三、加法器例：A=1101,B=1001，計(jì)算A+B。11011001+011010011加法運(yùn)算的基本規(guī)則：(1)逢二進(jìn)一。(2)最低位是兩個數(shù)最低位的疊加，不需考慮進(jìn)位。(3)其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進(jìn)位。(4)任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位。用半加器實(shí)現(xiàn)用全加器實(shí)