數(shù)字邏輯訓(xùn)練題(一)

一、填空題1．在數(shù)字邏輯中，邏輯“1”的標(biāo)準(zhǔn)高電平是3.4伏2．?dāng)?shù)字電路的特點是同時具有算術(shù)運(yùn)算和邏輯運(yùn)算功能。3．由8位信息碼和1位校驗碼構(gòu)成為100111010，它是奇校驗碼。4．根本邏輯門的接法如圖1所示，〔a〕圖的F=1；〔b〕圖的F=；〔c〕圖的F=0；〔d〕圖的F=；〔e〕圖的F=或者：A⊙B或者：；〔f〕圖的F=AB。圖1根本邏輯門的接法5．根據(jù)十進(jìn)制數(shù)與8421BCD碼的關(guān)系，〔25〕10=〔00100101〕8421BCD；〔46+27〕10=〔01110011〕8421BCD。6．邏輯電路中的三態(tài)門是指高電平、低電平和高阻態(tài)。7．?dāng)?shù)字邏輯芯片工作時要接電源，在多個數(shù)字邏輯芯片級聯(lián)時，每個芯片都要接電源才能正常工作。8．邏輯代數(shù)中，與AB是相鄰項，也是卡諾圖化簡的依據(jù)。9．最簡邏輯函數(shù)是指在實現(xiàn)它的邏輯功能時，所用的邏輯門最少和每個門的輸入端的個數(shù)最少。10．在存儲器的邏輯芯片中有一個引腳標(biāo)有，它的作用是。11．用卡諾圖化簡邏輯函數(shù)時，卡諾圈內(nèi)如果沒有新的最小項，化簡出來的函數(shù)是項。12．存儲器的組成主要由讀寫驅(qū)動、和。二、邏輯代數(shù)公式化簡函數(shù)1．A+C；2．；3．AB+.三、組合邏輯電路的分析與設(shè)計1．組合電路如圖2所示，試分析該電路的邏輯功能〔要有分析過程〕。圖2組合邏輯電路解：,，，S=，C=真值表如下：由真值表可知，它的邏輯功能是半加器。第三大題第1小題真值表2．某邏輯電路的真值表如下，試用集成3線-8線譯碼器74LS138和輔助門設(shè)計該邏輯電路。解：，.第三大題第2小題圖3．旅客列車分特快、直快、普快分別用A.B.C表示，并依次為優(yōu)先通行。某站在同一時間只能開出一趟列車，即只能給出一個開車信號。試設(shè)計滿足上述要求的邏輯電路。開車信號分別為YA、YB、YC。解：設(shè)特快、直快和普快分別為A、B、C，開車信號分別為YA、YB、YC，車開出為“1”給開車信號為“1第三大題第3小題的真值表和邏輯圖四、時序邏輯電路的分析與設(shè)計1．邏輯圖如圖3所示，分析該電路的工作過程，并畫出該電路的波形圖。設(shè)SD=1，觸發(fā)器的初始狀態(tài)為“0”圖3第四大題第1小題圖解：K0=0；分析：設(shè)觸發(fā)器的初始狀態(tài)為0〔1〕CP1的后沿到來時，觸發(fā)器0狀態(tài)改變?yōu)椤?”態(tài)，觸發(fā)器1狀態(tài)不變?！?〕CP2的后沿到來時，由于觸發(fā)器1的狀態(tài)改變?yōu)椤?”態(tài)，即，而，RD是置“0”端，所以，觸發(fā)器0置“0”。波形如下列圖：第四大題第1小題圖2．邏輯圖如圖4所示，試寫出它的狀態(tài)表，狀態(tài)圖，判斷它的邏輯功能。圖4第四大題第2小題圖解：真值表和波形圖如下：3．同步四位二進(jìn)制加法計數(shù)器74LS161，它的邏輯功能表如下，設(shè)計數(shù)初值為3，試用它設(shè)計一個5進(jìn)制計數(shù)器。74LS161計數(shù)器邏輯符號圖解：第四大題第3小題圖五、計算題1.設(shè)CPU有11根地址線，8根數(shù)據(jù)線?，F(xiàn)有1KX4的存儲器芯片假設(shè)干，要把CPU的地址線全部擴(kuò)充滿，答復(fù)以下問題。=1\*GB3①需要幾塊存儲芯片？〔6分〕=2\*GB3②畫出芯片連接圖?！?分〕解：〔1〕需要4片?！?〕解：圖如下：