數(shù)字邏輯實(shí)驗(yàn)報(bào)告

學(xué)生學(xué)號(hào)01215108實(shí)驗(yàn)課成績(jī)學(xué)生實(shí)驗(yàn)報(bào)告書實(shí)驗(yàn)課程名稱數(shù)字邏輯開課學(xué)院計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院指導(dǎo)教師姓名郭小兵學(xué)生姓名張藝學(xué)生專業(yè)班級(jí)計(jì)算機(jī)15042016--2017學(xué)年第一學(xué)期

實(shí)驗(yàn)課程名稱：數(shù)字邏輯實(shí)驗(yàn)工程名稱一位全加器實(shí)驗(yàn)成績(jī)實(shí)驗(yàn)者張藝專業(yè)班級(jí)計(jì)算機(jī)1504組別同組者郭雪晴實(shí)驗(yàn)日期年月日第一局部：實(shí)驗(yàn)分析與設(shè)計(jì)〔可加頁〕實(shí)驗(yàn)內(nèi)容描述〔問題域描述〕使用與非門構(gòu)成一位全加器組合邏輯電路。掌握組合邏輯電路，使用74LS00“與非門”電路構(gòu)成一位全加器組合邏輯電路，掌握組合邏輯電路的根本概念和結(jié)構(gòu)。實(shí)驗(yàn)根本原理與設(shè)計(jì)〔包括實(shí)驗(yàn)方案設(shè)計(jì)，實(shí)驗(yàn)手段確實(shí)定，試驗(yàn)步驟等，用硬件邏輯或者算法描述〕1.一位全加器邏輯電路圖2.74LS00“與非門”電路引腳名稱：3、標(biāo)上門電路腳號(hào)，連接邏輯電路；發(fā)光管110110三、主要儀器設(shè)備及耗材1、數(shù)字邏輯實(shí)驗(yàn)板一塊。2、3片74LS00，連結(jié)導(dǎo)線50根。第二局部：實(shí)驗(yàn)調(diào)試與結(jié)果分析〔可加頁〕調(diào)試過程〔包括調(diào)試方法描述、實(shí)驗(yàn)數(shù)據(jù)記錄，實(shí)驗(yàn)現(xiàn)象記錄，實(shí)驗(yàn)過程發(fā)現(xiàn)的問題等〕1.實(shí)驗(yàn)前檢查數(shù)字邏輯實(shí)驗(yàn)板，導(dǎo)線和電源是否可以使用。2.按照電路圖連接好電路。連接時(shí)在電路圖在組合邏輯電路連線時(shí)，為了防止連線時(shí)出錯(cuò)，可以在每連接一根線以后，在組合邏輯電路圖中做一個(gè)記號(hào)，這樣可以防止搞錯(cuò)連線，漏掉連線，多余連線等現(xiàn)象發(fā)生。3.模擬輸入Ai、Bi、Ci，記載Si、Ci-1實(shí)驗(yàn)結(jié)果。4.結(jié)果出錯(cuò)時(shí)，對(duì)照真值表看是哪里的電路連接有問題，然后進(jìn)行調(diào)整，直到電路板輸出正確，實(shí)驗(yàn)成功。實(shí)驗(yàn)結(jié)果及分析〔包括結(jié)果描述、實(shí)驗(yàn)現(xiàn)象分析、影響因素討論、綜合分析和結(jié)論等〕全加器完成了兩個(gè)二進(jìn)制數(shù)對(duì)應(yīng)位的兩個(gè)數(shù)符相加。實(shí)驗(yàn)小結(jié)、建議及體會(huì)在實(shí)驗(yàn)具體操作的過程中，對(duì)全加器有了更近一步的理解，真正到達(dá)了理論指導(dǎo)實(shí)踐，實(shí)踐檢驗(yàn)理論的目的。在本次實(shí)驗(yàn)中知道了連接電路是一定要保證連接良好，并學(xué)會(huì)了如何根據(jù)錯(cuò)誤的顯示檢查電路。實(shí)驗(yàn)課程名稱：數(shù)字邏輯實(shí)驗(yàn)工程名稱一位8421BCD碼轉(zhuǎn)換成余3碼實(shí)驗(yàn)成績(jī)實(shí)驗(yàn)者張藝專業(yè)班級(jí)計(jì)算機(jī)1504組別同組者郭雪晴實(shí)驗(yàn)日期年月日第一局部：實(shí)驗(yàn)分析與設(shè)計(jì)〔可加頁〕實(shí)驗(yàn)內(nèi)容描述〔問題域描述〕1、列出一位8421碼轉(zhuǎn)換成余3碼真值表2、寫出邏輯函數(shù)表達(dá)式3、對(duì)邏輯函數(shù)表達(dá)式進(jìn)行變換〔使用“與非”和“異或”門〕4、畫出邏輯電路圖。在邏輯電路圖中標(biāo)出集成電路引腳。集成電路名稱及引腳編號(hào)。實(shí)驗(yàn)根本原理與設(shè)計(jì)〔包括實(shí)驗(yàn)方案設(shè)計(jì)，實(shí)驗(yàn)手段確實(shí)定，試驗(yàn)步驟等，用硬件邏輯或者算法描述〕8421碼轉(zhuǎn)余3碼真值表邏輯函數(shù)表達(dá)式化簡(jiǎn)函數(shù)表達(dá)式邏輯電路圖〔集成電路引腳編號(hào)如圖〕2.74LS00“與非門”電路引腳名稱：三、主要儀器設(shè)備及耗材1、數(shù)字邏輯實(shí)驗(yàn)板一臺(tái)。2、3片74LS00，1片74LS86集成電路，連結(jié)導(dǎo)線50根。第二局部：實(shí)驗(yàn)調(diào)試與結(jié)果分析〔可加頁〕調(diào)試過程〔包括調(diào)試方法描述、實(shí)驗(yàn)數(shù)據(jù)記錄，實(shí)驗(yàn)現(xiàn)象記錄，實(shí)驗(yàn)過程發(fā)現(xiàn)的問題等〕1.實(shí)驗(yàn)前檢查數(shù)字邏輯實(shí)驗(yàn)板，導(dǎo)線和電源是否可以使用。然后按照電路圖連接好電路。2.模擬輸入B8、B4、B2、B1，記載A、B、C、D實(shí)驗(yàn)結(jié)果。3.結(jié)果出錯(cuò)時(shí)，檢查一下真值表和邏輯表達(dá)式，可以重新沿著電路圖檢查一遍，但不必拆掉重新連接。實(shí)驗(yàn)結(jié)果及分析〔包括結(jié)果描述、實(shí)驗(yàn)現(xiàn)象分析、影響因素討論、綜合分析和結(jié)論等〕根據(jù)實(shí)驗(yàn)結(jié)果所得的真值表實(shí)驗(yàn)小結(jié)、建議及體會(huì)當(dāng)實(shí)驗(yàn)過程中假設(shè)遇到問題，不要盲目的把導(dǎo)線全部拆掉，然后又重新連接一遍，這樣不但浪費(fèi)時(shí)間，而且也無法到達(dá)鍛煉我們動(dòng)手動(dòng)腦能力的目的。此時(shí)，我們應(yīng)該靜下心來，冷靜地分析問題的所在，有可能存在哪一環(huán)節(jié)，比方實(shí)驗(yàn)原理不正確，或是實(shí)驗(yàn)電路需要修正等等，只有這樣我們的能力才能有所提高。實(shí)驗(yàn)課程名稱：數(shù)字邏輯實(shí)驗(yàn)工程名稱三位扭環(huán)計(jì)數(shù)器實(shí)驗(yàn)成績(jī)實(shí)驗(yàn)者張藝專業(yè)班級(jí)計(jì)算機(jī)1504組別同組者郭雪晴實(shí)驗(yàn)日期年月日第一局部：實(shí)驗(yàn)分析與設(shè)計(jì)〔可加頁〕一、實(shí)驗(yàn)內(nèi)容描述〔問題域描述〕通過用門電路和D觸發(fā)器，構(gòu)成三位紐環(huán)計(jì)數(shù)器邏輯電路。能夠正確，整潔畫出三位紐環(huán)計(jì)數(shù)器邏輯電路圖；正確標(biāo)出集成電路引腳。能夠正確連接邏輯電路；能夠分析和解決在實(shí)驗(yàn)中碰見的問題；解決問題的思路和方法正確；實(shí)驗(yàn)結(jié)果滿足題目要求。二、根本原理與設(shè)計(jì)〔包括實(shí)驗(yàn)方案設(shè)計(jì)，實(shí)驗(yàn)手段確實(shí)定，試驗(yàn)步驟等，用硬件邏輯或者算法描述〕1、三位紐環(huán)計(jì)數(shù)器邏輯結(jié)構(gòu)Y2Y1Y0時(shí)序邏輯電路時(shí)序邏輯電路時(shí)鐘手工輸入2、狀態(tài)轉(zhuǎn)移真值表3.狀態(tài)圖4.鼓勵(lì)函數(shù)和輸出函數(shù)表達(dá)式5.邏輯電路圖〔集成電路引腳如圖〕三、主要儀器設(shè)備及耗材1、數(shù)字邏輯實(shí)驗(yàn)板每人一塊。2、2片74LS74集成電路，連結(jié)導(dǎo)線50根。第二局部：實(shí)驗(yàn)調(diào)試與結(jié)果分析〔可加頁〕調(diào)試過程〔包括調(diào)試方法描述、實(shí)驗(yàn)數(shù)據(jù)記錄，實(shí)驗(yàn)現(xiàn)象記錄，實(shí)驗(yàn)過程發(fā)現(xiàn)的問題等〕1.實(shí)驗(yàn)前檢查數(shù)字邏輯實(shí)驗(yàn)板，導(dǎo)線和電源是否可以使用。然后按照設(shè)計(jì)好的電路圖連接好電路。2.連接電源，撥動(dòng)脈沖輸入鈕，記載D2、D1、D0實(shí)驗(yàn)結(jié)果。3.導(dǎo)線在插孔中一定要牢固接觸。集成電路引腳與引腳之間的連線一定要良好接觸。連線在面包板上排列整齊，連線的轉(zhuǎn)彎成直角。連線不要飛線。實(shí)驗(yàn)結(jié)果及分析〔包括結(jié)果描述、實(shí)驗(yàn)現(xiàn)象分析、影響因素討論、綜合分析和結(jié)論等〕實(shí)驗(yàn)結(jié)果顯示如真值表所示三、實(shí)驗(yàn)小結(jié)、建議及體會(huì)1、在實(shí)驗(yàn)過程中，要學(xué)會(huì)分工協(xié)作，不能一味的自己動(dòng)手或是自己一點(diǎn)也不參與其中。2、在實(shí)驗(yàn)過程中，要互相學(xué)習(xí)，學(xué)習(xí)優(yōu)秀同學(xué)的方法和長(zhǎng)處，與同學(xué)交流，當(dāng)然這要建立在自己獨(dú)立思考過的根底上。實(shí)驗(yàn)課程名稱：數(shù)字邏輯實(shí)驗(yàn)工程名稱四位二進(jìn)制數(shù)左移、右移同步時(shí)序邏輯電路實(shí)驗(yàn)成績(jī)實(shí)驗(yàn)者張藝專業(yè)班級(jí)組別同組者郭雪晴實(shí)驗(yàn)日期年月日第一局部：實(shí)驗(yàn)分析與設(shè)計(jì)〔可加頁〕實(shí)驗(yàn)內(nèi)容描述〔問題域描述〕通過用門電路和D觸發(fā)器，構(gòu)成四位二進(jìn)制數(shù)左移、右移同步時(shí)序邏輯電路。能夠正確，整潔畫出四位二進(jìn)制數(shù)左移、右移同步時(shí)序邏輯電路電路圖；正確標(biāo)出集成電路引腳。能夠正確連接邏輯電路；能夠分析和解決在實(shí)驗(yàn)中碰見的問題；解決問題的思路和方法正確；實(shí)驗(yàn)結(jié)果滿足題目要求。二、實(shí)驗(yàn)根本原理與設(shè)計(jì)〔包括實(shí)驗(yàn)方案設(shè)計(jì)，實(shí)驗(yàn)手段確實(shí)定，試驗(yàn)步驟等，用硬件邏輯或者算法描述〕74LS00“與非門”電路引腳名稱：74LS74“與非門”電路引腳名稱：電路圖及引腳標(biāo)號(hào)：轉(zhuǎn)態(tài)轉(zhuǎn)移表：主要儀器設(shè)備及耗材1、數(shù)字邏輯實(shí)驗(yàn)板一塊。2、74LS00集成電路3塊，74LS74集成電路2塊。導(dǎo)線50根。第二局部：實(shí)驗(yàn)調(diào)試與結(jié)果分析〔可加頁〕調(diào)試過程〔包括調(diào)試方法描述、實(shí)驗(yàn)數(shù)據(jù)記錄，實(shí)驗(yàn)現(xiàn)象記錄，實(shí)驗(yàn)過程發(fā)現(xiàn)的問題等〕1、實(shí)驗(yàn)開始時(shí)，檢查并確定實(shí)驗(yàn)設(shè)備上的集成電路是否符合要求。2、在時(shí)序邏輯電路連線時(shí)，為了防止連線時(shí)出錯(cuò)，可以在每連接一根線以后，在時(shí)序邏輯電路圖中做一個(gè)記號(hào)，這樣可以防止聯(lián)線搞錯(cuò)，連線漏掉，多余連線等現(xiàn)象發(fā)生。3、做實(shí)驗(yàn)時(shí)電路板連續(xù)脈沖是壞的，所以我們接了單脈沖，手動(dòng)控制脈沖輸入。實(shí)驗(yàn)時(shí)主要的是畫出電路圖，然后進(jìn)行連線。實(shí)驗(yàn)結(jié)果及分析〔包括結(jié)果描述、實(shí)驗(yàn)現(xiàn)象分析、影響因素討論、綜合分析和結(jié)論等〕1.如果電路的原狀態(tài)是0000，K3，K2關(guān)閉之后，K1翻開，這時(shí)電路狀態(tài)為右移并且送1，按下單脈沖輸入CP信號(hào)顯示為1000，關(guān)閉K1后再按下單脈沖輸入CP信號(hào)顯示為0100，以此類推。2.通過扳動(dòng)K3來選擇左移右移，扳動(dòng)K2〔右移時(shí)〕或K2〔左移時(shí)〕送1或0，按下單脈沖輸入CP信號(hào),觀察BCD碼輸入得到的數(shù)碼符合設(shè)計(jì)要求，說明這次實(shí)驗(yàn)電路的設(shè)計(jì)及連接沒有問題，電路運(yùn)行正確，到達(dá)了預(yù)期的要求及目的。實(shí)驗(yàn)小結(jié)、建議及體會(huì)這次實(shí)驗(yàn)由我們自己去驗(yàn)證一下書上的理論，自己去設(shè)計(jì)，這有利于培養(yǎng)我們的實(shí)際設(shè)計(jì)能力和動(dòng)手能力。實(shí)驗(yàn)課程名稱：實(shí)驗(yàn)工程名稱實(shí)驗(yàn)成績(jī)實(shí)驗(yàn)者專業(yè)班級(jí)組別同組者實(shí)驗(yàn)日期年月