數(shù)字電路與邏輯設(shè)計第04章：數(shù)值比較器、全加器

四、數(shù)值比較器

1.四位并行數(shù)據(jù)比較器7485圖4.2.29(c)簡化符號A3～A0、B3

～B0

：

數(shù)碼輸入端；(A>B)i、(A=B)i、(A<B)i

：級聯(lián)輸入端；FA>B、FA=B、FA<B

：比較結(jié)果輸出端；表4.2.104位數(shù)值比較器7485功能表A3

B3A2

B2A1

B1A0

B0(A>B)i(A<B)i(A=B)iFA>B

FA<B

FA=BA3>B3?????????100A3<B3?????????010A3=B3A2>B2???????100A3=B3A2<B2???????010A3=B3A2=B2A1>B1?????100A3=B3A2=B2A1<B1?????010A3=B3A2=B2A1=B1A0>B0???100A3=B3A2=B2A1=B1A0<B0???010輸入輸出A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0001001可見：二進制比較，如果高位已比較出“>”或“<”,低位不需要進一步比較,否則要進一步比較低位數(shù)據(jù)。四位數(shù)碼均相等時，則要看級聯(lián)輸入端的值。續(xù)表輸入輸出A3

B3A2

B2A1

B1A0

B0(A>B)i(A<B)i(A=B)iFA>B

FA<B

FA=BA3=B3A2=B2A1=B1A0=B0000110A3=B3A2=B2A1=B1A0=B0011001A3=B3A2=B2A1=B1A0=B0101001A3=B3A2=B2A1=B1A0=B0110000A3=B3A2=B2A1=B1A0=B0111001數(shù)值比較器的擴展：利用級聯(lián)輸入端可以方便地擴展比較的位數(shù)。(1)串聯(lián)方式(2)并聯(lián)方式(1)串聯(lián)方式圖4.2.30例：用兩片7485比較兩個8位二進制數(shù)。特點：比較位數(shù)較多時，延遲較大，工作速度較慢。圖4.2.31(2)并聯(lián)方式（可減小延遲）例：用7485實現(xiàn)兩個16位二進制數(shù)的比較。補充例題：已知8421BCD碼A3A2A1A0，

試利用芯片

7485設(shè)計一個電路判斷該數(shù)是否大于5。010A0A1A2A30101F全加器簡化符號A3A2A1A0＋S0B3B2B1B0CIC0C1C2S1S2S3CO五、全加器

當相加結(jié)果S3S2S1S0為1010時，應(yīng)進行修正。解：當小數(shù)部分大于4時，整數(shù)部分應(yīng)加1，即A3A2A1A0＋1COS3S2S1S0例4.2.2已知BCD碼(A3A2A1A0.a3a2a1a0)8421BCD，

試設(shè)計一個電路將該數(shù)四舍五入。全加器的應(yīng)用舉例：1010﹢0110

00010000非法碼加6修正因為1010不是(10)10的8421BCD碼表示形式，正確結(jié)果應(yīng)為00010000，所以：圖4.2.35F3F2F1F0補充：試用74283實現(xiàn)四位二進制數(shù)全減。分析：減去某個二進制數(shù)就是加上該數(shù)的反碼并加“1”，有進位時自動溢出。Y3Y2Y1Y0A3A2A1A0B3B2B1B014.3競爭和冒險一、競爭和冒險的概念

組合邏輯電路的冒險是由于變量的競爭引起的。

1.競爭

(1)由于連線和集成門有一定的延遲時間，致使同一輸入信號經(jīng)過不同路徑到達輸出端有先有后；AFB13nS15nS(2)多個輸入信號同時變化，由于變化的快慢不同，致使多個輸入信號到達輸出端有先有后。AFB13nS13nS2nS路徑延遲時間的不同，可等效為變量變化快慢的不同。2.冒險冒險指數(shù)字電路中某個瞬間出現(xiàn)了非預(yù)期信號的現(xiàn)象。按短暫尖峰極性的不同，冒險可分為：

1型冒險和0型冒險。AFA010(a)1型冒險(b)0型冒險AFA101按產(chǎn)生短暫尖峰的原因，冒險可分為：

邏輯冒險：由于同一輸入信號經(jīng)不同路徑而引起。

功能冒險：由于多個輸入信號同時變化，變化

的快慢不同而引起。1.邏輯冒險的判別

二、冒險的判別方法（1）代數(shù)法（2）卡諾圖法（1）代數(shù)法F=A+AF=A·A（1型邏輯冒險）（0型邏輯冒險）與—或表達式可能存在0型邏輯冒險；或—與表達式可能存在1型邏輯冒險。

在邏輯函數(shù)表達式中，若某個變量同時以原變量和反變量兩種形式出現(xiàn)，就具備了競爭條件。

去掉其余變量（也就是將其余變量取固定值0或1），留下有競爭能力的變量，如果表達式為：例4.3.1判別函數(shù)是否存在邏輯冒險現(xiàn)象？當B=0，C=1時，；出現(xiàn)0型冒險。當A=1，C=0時，；出現(xiàn)0型冒險。當A=0，B=1時，；出現(xiàn)0型冒險。因此該函數(shù)會出現(xiàn)0型邏輯冒險現(xiàn)象。當A=B=0時，，存在1型邏輯冒險。當B=C=0時，，存在1型邏輯冒險。例4.3.2判別函數(shù)是否存在邏輯冒險現(xiàn)象？（2）卡諾圖法如果存在相切的卡諾圈，且相切部分沒有被另外的卡諾圖包圍，則可以判斷該表達式實現(xiàn)的電路存在邏輯冒險。在其中一個卡諾圈中的最小項對應(yīng)的取值變?yōu)榱硪豢ㄖZ圈中任一最小項對應(yīng)取值的情況下會發(fā)生?？ㄖZ圈相切：幾何相鄰或?qū)ΨQ相鄰的“1”格，被兩個卡諾圈分別獨自包圍。111111010110100ABC相交相切不相切11111010110100ABC當ABC從111110

時，存在0型邏輯冒險。2.功能冒險的判別1）輸入變量變化前后，函數(shù)值相同；2）有p（≥2）個變量同時變化；3）不變的（n-p）個輸入變量組成的乘積項

所對應(yīng)的卡諾圈中，有“1”也有“0”。則電路中可能存在功能冒險。11111010110100ABC圖4.3.4觀察：

ABC從111

010時：1.F(1,1,1)=F(0,1,0)；2.A和C兩個變量同時變化；3.B=1對應(yīng)的卡諾圈中有“0”也有“1”。所以，電路中可能存在功能冒險。例4.3.3分析圖4.3.6所示組合電路，當ABCD從0100變

化到1101、從0111變化到1101及從1001變化到1011

時，是否會出現(xiàn)冒險？&&&&CFACDBD圖4.3.6函數(shù)F的卡諾圖如圖4.3.7所示：ABCD111101111111110110010110100圖4.3.7(1)0100變化到11011.F(0,1,0,0)=F(1,1,0,1)；2.有2個變量同時變化；3.BC對應(yīng)的卡諾圈中有“0”也有“1”；此時可能存在功能冒險。信號變化時沒有跨越相切的卡諾圈，不存在邏輯冒險。ABCD111101111111110110010110100圖4.3.7(2)0111變化到11101.F(0,1,1,1)=F(1,1,1,0)；2.有2個變量同時變化；3.BC對應(yīng)的卡諾圈中全為“1”；此時不存在功能冒險。信號變化時跨越相切的卡諾圈，而相切部分又沒被其它卡諾圈包圍，可能存在邏輯冒險。ABCD111101111111110110010110100圖4.3.7(3)1001變化到1011只有1個變量變化，不存在功能冒險。信號變化時跨越相切的卡諾圈，而相切部分又沒被其它卡諾圈包圍，可能存在邏輯冒險。111111010110100ABC圖4.3.8例4.3.4已知F=AC+BC+AC，試用增加多余項的方法消除邏輯冒險。F=AC+BC+AC+AB

三、冒險的消除方法1.增加多余項，消除邏輯冒險例4.3.5F=BC+AB+ACD。試用增加多余項的方法消除邏輯冒險。ABCD11011111110111110010110100F=BC+AB+ACD+AC+ABD+BCD2.加濾波電容（對輸出波形邊沿要求不高時）

電容容量約為幾十皮法，即可消除邏輯冒險，也可消除功能冒險。3.加取樣脈沖

MSI組合邏輯電路中的冒險避免：

利用使能端加入脈沖信號。方法一：E1端加正脈沖方法二：E2A或E2B端加負脈沖SSI組合邏輯電路的分析(1)從輸入端開始，逐級推導(dǎo)出函數(shù)表達式;(2)列真值表(3)確定邏輯功能如：課后習(xí)題：4.14.2

書上例題：4.1.14.1.24.2

一位全減器4.1當M=0時,實現(xiàn)3位自然二進制碼轉(zhuǎn)換成3位循環(huán)碼；當M=0時,實現(xiàn)3位循環(huán)碼轉(zhuǎn)換成3位自然二進制碼。SSI組合邏輯電路的設(shè)計(1)列真值表（可選）；(2)寫最簡表達式(通常用卡諾圖化簡法）；(3)畫邏輯電路典型題目：1）用最少的與非門設(shè)計指定邏輯功能的電路，

如加法器、減法器、奇偶校驗等電路。

例題：4.1.34.1.4習(xí)題4.42）用最少的與非門實現(xiàn)函數(shù)。

例題：4.1.5習(xí)題4.7習(xí)題4.4(1)列真值表(2)寫最簡表達式ABCD??1110????11111010010110100F=A+BD+BC=A·BD·BC(3)畫邏輯電路，如下圖所示：F=A·BD·BC習(xí)題4.7(1)F(A,B,C)=

m(1,3,4,6,7)在雙軌輸入條件下用最少與非門設(shè)計下列組合電路：110110110010110100ABCF=A

C+

AC+BC解：函數(shù)的卡諾圖如下：ABCD?11101111?1?011?0010110100F=ABC+CD+AB+AD=ABC·CD·AB·AD此題答案不唯一，綠色的圈可以去掉，換成4個角的圈。MSI組合邏輯電路的應(yīng)用(1)用二進制譯碼器設(shè)計組合邏輯電路

P79圖4.2.10

(2)用數(shù)據(jù)選擇器設(shè)計組合邏輯電路

(3)數(shù)值比較器、全加器的應(yīng)用

4.18，4.20，4.214.14,4.15補充

冒險的判斷與消除4.22試用74138設(shè)計一個一位全加器。A

BCICO

S00000001010100101110100011011011010111111位全加器真值表ABC“1”“0”“0”sCO10111101110010110100ABCD

00001DDDD010110100ABCD6D7D5D41D2D3D1D0010110100A2A1A04.14?1011111?01110010110100ABCDD6D7D5D41D2D3D1D0010110100A2A1A0

1D00100DD010110100ABC4.144.15

用?74153實現(xiàn)下列函數(shù)：分析：

74153：雙四選一數(shù)據(jù)選擇器須對函數(shù)的卡諾圖進行兩次降維，即降為2維。101111101110010110100ABCD0C⊕D0C⊙D0CD11ABD2D00D10D311A1A0

0D001DDDD010110100ABC4.18

用74283將8421BCD碼轉(zhuǎn)換為余3BCD碼。分析：74283：四位超前進位全加器同一個十進制數(shù)碼的余3BCD碼比相應(yīng)的8421BCD碼大3，故用一片74283即可以實現(xiàn)，電路圖如下所示：00114.20

用74283將8421BCD碼轉(zhuǎn)換為5421BCD碼。分析：當一個十進制數(shù)碼大于等于5時，其5421BCD碼比相應(yīng)的8421BCD碼大3，其余情況下，兩種BCD碼一樣。5421BCD008421BCD0100010