《微機(jī)接口技術(shù)及應(yīng)用》課件第2章

2.1初步認(rèn)識(shí)微機(jī)接口技術(shù)

微機(jī)是微型計(jì)算機(jī)的簡稱,指的是將微處理器(運(yùn)算器和控制器)集成在一塊半導(dǎo)體芯片上,配以存儲(chǔ)器、I/O接口(輸入/輸出接口)電路及總線等構(gòu)成的計(jì)算機(jī)。

為解決實(shí)際的復(fù)雜工程問題,如控制機(jī)器人快速、精確地拾取工件并運(yùn)送到指定工位,只有微機(jī)是遠(yuǎn)遠(yuǎn)不夠的,需要建立一套完整的微型計(jì)算機(jī)系統(tǒng)才能解決問題。總體而言,微機(jī)應(yīng)用系統(tǒng)包含硬件系統(tǒng)和軟件系統(tǒng)兩部分,基本組成如圖2.1所示。圖2.1微機(jī)系統(tǒng)的基本組成

微機(jī)通過I/O接口和接口電路連接傳感器、電動(dòng)機(jī)等外部的輸入設(shè)備和輸出設(shè)備構(gòu)成微機(jī)應(yīng)用系統(tǒng)的硬件系統(tǒng),再配合軟件系統(tǒng)則構(gòu)建為完整的微機(jī)應(yīng)用系統(tǒng)。圖2.2給出了微機(jī)應(yīng)用系統(tǒng)的結(jié)構(gòu)框圖。圖2.2微機(jī)應(yīng)用系統(tǒng)的結(jié)構(gòu)框圖

從框圖中可以看出,微機(jī)應(yīng)用系統(tǒng)的工作過程可簡單描述為:微機(jī)應(yīng)用系統(tǒng)通過傳感器等輸入設(shè)備實(shí)時(shí)檢測系統(tǒng)參數(shù)和狀態(tài)并通過接口電路輸入到存儲(chǔ)器中,微處理器按照用

戶編寫好的存放在存儲(chǔ)器中的應(yīng)用軟件進(jìn)行計(jì)算處理,計(jì)算結(jié)果經(jīng)由接口電路傳送到電動(dòng)機(jī)等輸出設(shè)備,最終實(shí)現(xiàn)對系統(tǒng)目標(biāo)的控制結(jié)果。

需要指出,單獨(dú)對微機(jī)而言,系統(tǒng)的工作過程就是不斷地取指令、分析指令、執(zhí)行指令的過程,其基本工作原理仍然是馮·諾依曼先生提出的“存儲(chǔ)程序和程序控制”的設(shè)計(jì)思想:將編好的程序和原始數(shù)據(jù),輸入并存儲(chǔ)在計(jì)算機(jī)的內(nèi)存儲(chǔ)器中(即“存儲(chǔ)程序”);計(jì)算機(jī)按照程序逐條取出指令加以分析,并執(zhí)行指令規(guī)定的操作(即“程序控制”)。圖2.3給出了微機(jī)應(yīng)用系統(tǒng)的工作流程圖,注意區(qū)分?jǐn)?shù)據(jù)信號流和控制信號流的不同。圖2.3微機(jī)應(yīng)用系統(tǒng)的工作過程框圖

2.2簡單了解微處理器

微處理器也稱作CPU(CentralProcessingUnit,中央處理器),是指由一片或幾片大規(guī)模集成電路組成的具有運(yùn)算器和控制器功能的中央處理機(jī)部件,它是微機(jī)系統(tǒng)最為重要的核心器件,其性能基本決定了微機(jī)系統(tǒng)的性能。微處理器可以同時(shí)并行處理的二進(jìn)制數(shù)據(jù)的位數(shù)叫做“字長”,是微處理器的一個(gè)重要性能指標(biāo),在其他條件相同的情況下,字長越大的微處理器處理速度越快。

如圖2.4所示,8086是雙列直插式封裝結(jié)構(gòu),共40根

引腳,分布在芯片長邊兩側(cè),實(shí)物圖左上角的凹洞表示該位置的引腳標(biāo)號是01號引腳,逆時(shí)針順序排列其余的引腳。圖2.4Intel8086引腳與實(shí)物圖

2.2.1微處理器的結(jié)構(gòu)與作用

微處理器最基本的功能結(jié)構(gòu)包括:運(yùn)算器、控制器、寄存器組及片內(nèi)總線,各部分在微機(jī)系統(tǒng)中起到不同的作用。圖2.5是微處理器內(nèi)部結(jié)構(gòu)的示意圖。圖2.5微處理器內(nèi)部結(jié)構(gòu)框圖

微處理器各功能結(jié)構(gòu)單元的具體功能如下。

?運(yùn)算器:執(zhí)行運(yùn)算的部件,在控制信號作用下可完成加、減、乘、除、與、或、非、異或以及移位等運(yùn)算工作,故又稱為算術(shù)邏輯單元。

?寄存器組:功能是加快運(yùn)算和處理速度、暫存參加運(yùn)算的數(shù)據(jù)或運(yùn)算的中間結(jié)果,是微處理器中十分重要的部分。

?片內(nèi)總線:微處理器內(nèi)部各部分之間的數(shù)據(jù)傳輸通道,且為雙向的。

?控制器:整個(gè)微處理器的控制指揮中心。

微處理器在執(zhí)行一條指令時(shí),主要按以下幾個(gè)步驟去完成。

(1)取指令:控制器發(fā)出信息從存儲(chǔ)器取一條指令。

(2)指令譯碼:指令譯碼器將取得的指令翻譯成起控制作用的微指令。

(3)取操作數(shù):如果需要操作數(shù),則從存儲(chǔ)器取得該指令的操作數(shù)。

(4)執(zhí)行運(yùn)算:CPU按照指令操作碼的要求,通過執(zhí)行微指令,對操作數(shù)完成規(guī)定的運(yùn)算處理。

(5)回送結(jié)果:將指令的執(zhí)行結(jié)果回送到內(nèi)存或某寄存器中。

2.2.2微處理器的時(shí)序

先介紹幾個(gè)與微處理器時(shí)序相關(guān)的概念。

?時(shí)鐘周期:時(shí)鐘周期指CPU工作的時(shí)間脈沖。

?總線周期:每4個(gè)時(shí)鐘周期完成一次總線操作,即一個(gè)操作數(shù)的讀/寫操作,稱為總線周期。

?指令周期:指令周期指完成一條指令的時(shí)間,由整數(shù)個(gè)總線周期構(gòu)成,指令功能不同,其指令周期長度不等。

?等待周期:當(dāng)被操作對象無法在3個(gè)時(shí)鐘周期內(nèi)完成數(shù)據(jù)讀寫操作時(shí),在總線周期中插入等待周期。

?空閑周期:無總線操作時(shí)進(jìn)入空閑周期,插入的個(gè)數(shù)與指令有關(guān)。

總線周期是微處理器進(jìn)行一次數(shù)據(jù)傳輸所需的時(shí)間,一個(gè)基本的總線周期由4個(gè)T狀態(tài)組成,分別稱為T1

、T2

、T3

、T4

狀態(tài),需要時(shí)還要加入數(shù)量不定的等待周期(TW)。若在完成一個(gè)總線周期后不發(fā)生任何總線操作,則填入空閑周期(Ti);若存儲(chǔ)器或I/O接口在數(shù)據(jù)傳送中不能以足夠快的速度做出響應(yīng),則在T3與T4間插入一個(gè)或若干個(gè)TW

。圖2.6所示為一個(gè)典型的總線周期時(shí)序圖。圖2.6典型的總線周期時(shí)序圖

每個(gè)T狀態(tài),微處理器執(zhí)行的動(dòng)作是不同的。

?T1狀態(tài):微處理器向數(shù)據(jù)/地址復(fù)用的總線上輸出地址信息,指示尋址的存儲(chǔ)單元或I/O設(shè)備的端口地址,此時(shí)地址鎖存。

?T2狀態(tài):地址信息消失,AD15~AD0進(jìn)入高阻狀態(tài),為傳送數(shù)據(jù)做好準(zhǔn)備。

?T3狀態(tài):CPU通過AD15~AD0傳送數(shù)據(jù),這些數(shù)據(jù)可能由微處理器發(fā)出,也可能來自存儲(chǔ)器或I/O接口。

?T4狀態(tài):微處理器從總線上讀入數(shù)據(jù)到內(nèi)部寄存器或?qū)⒖偩€上的數(shù)據(jù)寫入存儲(chǔ)器或I/O接口,總線周期結(jié)束。

一條指令從其代碼被從內(nèi)存單元中取出到其所規(guī)定的操作執(zhí)行完畢,所用的時(shí)間,稱為相應(yīng)指令的指令周期。由于指令的類型、功能不同,因此,不同指令所要完成的操作也不同,相應(yīng)地,其所需的時(shí)間也不相同。也就是說,指令周期的長度因指令的不同而不同。

指令所執(zhí)行的操作,可以分為內(nèi)部操作和外部操作。不同的指令其內(nèi)、外部操作是不相同的,但這些操作可以分解為一個(gè)個(gè)總線操作。即總線操作的不同組合,構(gòu)成了不同指

令的不同操作,而總線操作的類型是有限的,如果能夠明確不同種類總線操作的時(shí)序關(guān)系,且可以根據(jù)不同指令的功能,把它們分解為不同總線操作的組合,那么,任何指令的時(shí)序關(guān)系,就都可以知道了。

ntel8086的總線操作,就是8086CPU利用總線(AB、DB、CB)與內(nèi)存及I/O端口進(jìn)行信息交換的過程,與這些過程相對應(yīng)的總線上的信號變化的相對時(shí)間關(guān)系,就是相應(yīng)總線操作的時(shí)序。我們把向存儲(chǔ)器或I/O端口寫入一個(gè)字節(jié)或若干個(gè)字節(jié)所需的時(shí)間,稱為存儲(chǔ)器寫或I/O寫總線周期;從存儲(chǔ)器或I/O端口讀出一個(gè)字節(jié)或若干個(gè)字節(jié)所需的時(shí)間稱為存儲(chǔ)器讀或I/O讀總線周期。

2.3存儲(chǔ)器的功能與使用方法

存儲(chǔ)器是指存儲(chǔ)單元的集合,用以存放微機(jī)系統(tǒng)的程序和數(shù)據(jù),是“存儲(chǔ)程序”計(jì)算機(jī)體系的重要組成部分。存儲(chǔ)器分為內(nèi)存儲(chǔ)器(簡稱內(nèi)存或主存)和外存儲(chǔ)器(簡稱外存或輔存)。

內(nèi)存儲(chǔ)器集成在微機(jī)片內(nèi),與微處理器通過片內(nèi)引腳直接連接,因此CPU可以直接訪問內(nèi)存儲(chǔ)器。內(nèi)存儲(chǔ)器一般由半導(dǎo)體器件構(gòu)成,容量較小、存取速度較快,用于存放正在運(yùn)行的程序和數(shù)據(jù)。半導(dǎo)體存儲(chǔ)器可分為三大類:隨機(jī)存儲(chǔ)器RAM(RandomAccessMemory)、只讀存儲(chǔ)器ROM(ReadOnlyMemory)和特殊存儲(chǔ)器。

外存儲(chǔ)器用來存放相對來說不經(jīng)常使用的程序和數(shù)據(jù),在需要時(shí)與內(nèi)存進(jìn)行成批的信息交換。外存儲(chǔ)器一般作為輸入/輸出設(shè)備,通過I/O接口電路與微機(jī)相連,因此微處理器

不能直接訪問外存儲(chǔ)器。外存儲(chǔ)器的特點(diǎn)是存儲(chǔ)容量大、價(jià)格較低,但存取速度較慢。

但是在Intel8086系統(tǒng)中,有些內(nèi)存區(qū)域的作用是固定的,用戶不能隨便使用,如下面三種內(nèi)存區(qū)域。

?中斷矢量區(qū):00000H~003FFH共1K字節(jié),用以存放256種中斷類型的中斷矢量,每個(gè)中斷矢量占用4個(gè)字節(jié),共256×4B=1024B=1KB。

?顯示緩沖區(qū):B0000H~B0F9FH約4000(25×80×2)字節(jié),是單色顯示器的顯示緩沖區(qū),存放文本方式下所顯示字符的ASCII碼及屬性碼;B8000H~BBF3FH約16K字節(jié),是彩色顯示器的顯示緩沖區(qū),存放圖形方式下屏幕顯示像素的代碼。

?啟動(dòng)區(qū):FFFF0H~FFFFFH共16個(gè)單元,用以存放一條無條件轉(zhuǎn)移指令的代碼,轉(zhuǎn)移到系統(tǒng)的初始化部分。

Intel8086的1MB存儲(chǔ)器實(shí)際使用時(shí)分成了兩個(gè)512KB的存儲(chǔ)體,分別叫奇體和偶體。奇體單元的地址是奇數(shù),偶體單元的地址是偶數(shù),可以參考圖2.7。雖然在物理結(jié)構(gòu)上分為奇體和偶體兩部分,但是在邏輯結(jié)構(gòu)上,存儲(chǔ)單元還是按照地址順序排列的。8086存儲(chǔ)器的結(jié)構(gòu)和總線連接如圖2.7所示。圖2.78086的存儲(chǔ)器結(jié)構(gòu)與總線連接示意圖

2.4I/O接口及其輔助電路

2.4.1I/O接口的基本原理微機(jī)系統(tǒng)的I/O接口與外部設(shè)備的連接方式示意圖如圖2.8所示,各類外部設(shè)備通過各自的接口電路連到微機(jī)系統(tǒng)的總線上。設(shè)計(jì)微機(jī)系統(tǒng)時(shí),工程師要根據(jù)系統(tǒng)的要求和客戶的需要,選用不同類型的外設(shè),設(shè)置相應(yīng)的接口電路,通過系統(tǒng)總線的連接組建成一個(gè)整體,構(gòu)成不同用途、不同規(guī)模的應(yīng)用系統(tǒng)。圖2.8微機(jī)系統(tǒng)的I/O接口組成結(jié)構(gòu)示意圖

微機(jī)與外部設(shè)備通過I/O接口交換的數(shù)據(jù)有三種基本類型:開關(guān)量、模擬量和數(shù)字量。

?開關(guān)量:某些數(shù)據(jù)信息只用1位二進(jìn)制數(shù)即可表示,如開關(guān)的“開”和“關(guān)”用“1”和“0”表示,這樣的數(shù)據(jù)信息稱為開關(guān)量。

?數(shù)字量:在計(jì)算機(jī)中以二進(jìn)制表示的數(shù)據(jù),以字節(jié)為單位,如10H=00010000B對應(yīng)十進(jìn)制的16,1000H=0001000000000000B對應(yīng)十進(jìn)制的4096。

?模擬量:物理上的溫度、壓力、流量等,都是時(shí)間上連續(xù)變化的信息,這些信息經(jīng)過傳感器轉(zhuǎn)換為電量,并經(jīng)過放大得到電壓或電流就是模擬量。

基本的模擬量處理過程如圖2.9所示。圖2.9模擬量處理過程

2.4.2I/O接口電路的必要性

微機(jī)為什么一定需要I/O接口電路?為什么不能像圖2.7中連接內(nèi)存儲(chǔ)器那樣直接與外部設(shè)備利用引腳連接呢?這是因?yàn)橐韵聨c(diǎn)原因。

(1)速度不匹配:CPU的速度很高,而外設(shè)的速度要低得多。

(2)信號電平不匹配:CPU所使用的信號都是TTL電平,而外設(shè)大多是復(fù)雜的機(jī)電設(shè)備,往往不能使用TTL電平,而是CMOS電平、RS232電平等。

(3)信號格式不匹配:CPU系統(tǒng)總線上傳送的通常是8位、16位或32位的并行數(shù)據(jù),而外設(shè)使用的信息格式各不相同,有模擬量、開關(guān)量、串行方式信息等。

(4)時(shí)序不匹配:各種外設(shè)都有自己的定時(shí)和邏輯控制,與CPU的時(shí)序不一致。

微機(jī)系統(tǒng)與外部設(shè)備通信時(shí),一般不能將各種外設(shè)的數(shù)據(jù)線、地址線直接連接到微處理器的數(shù)據(jù)總線和地址總線上。這里主要存在兩個(gè)問題:

(1)微處理器總線的負(fù)載能力的問題。

過多的信號線直接接到微處理器總線上,必將超過微處理器總線的負(fù)載能力,采用接口電路可以分擔(dān)微處理器總線的負(fù)載,使微處理器總線不至于超負(fù)荷運(yùn)行,造成工作不可靠。

(2)外設(shè)的選擇問題。

微處理器和所有外設(shè)交換信息都是通過雙向數(shù)據(jù)總線進(jìn)行的,如果所有外設(shè)的數(shù)據(jù)線都直接接到微處理器的數(shù)據(jù)總線上,數(shù)據(jù)總線上的信號將是混亂的,無法區(qū)分是送往哪一個(gè)外設(shè)的數(shù)據(jù)還是來自哪一個(gè)外設(shè)的數(shù)據(jù)。只有通過接口電路的外設(shè)選擇器件才能協(xié)調(diào)各種外設(shè)與微處理器間的互通問題。

綜上所述,I/O接口電路是專門為解決CPU與外設(shè)之間的不匹配、不能協(xié)調(diào)工作而設(shè)置的,它處在總線和外設(shè)之間,具有非常重要的作用。

2.4.3I/O端口的概念

微機(jī)與外設(shè)通信時(shí),傳送的數(shù)據(jù)信息、狀態(tài)信息和控制信息分別進(jìn)入接口電路中不同的寄存器,通常將這些寄存器和它們的控制邏輯統(tǒng)稱為I/O端口(Port),CPU可對端口中的信息直接進(jìn)行讀寫。I/O接口與外設(shè)之間的端口連接形式如圖2.10所示。圖2.10I/O端口示意圖

1.數(shù)據(jù)端口

為了解決主機(jī)高速與外設(shè)低速的矛盾,避免因速度不一致而丟失數(shù)據(jù),接口中一般都設(shè)置數(shù)據(jù)緩沖寄存器(簡稱數(shù)據(jù)緩存器),稱之為“數(shù)據(jù)口”。數(shù)據(jù)緩存器又分為輸入緩存器

和輸出緩存器兩種,前者暫存外設(shè)送來的數(shù)據(jù),以待CPU將它取走;后者暫存CPU送往外設(shè)的數(shù)據(jù)。有了數(shù)據(jù)緩存器,就可以使高速工作的CPU與慢速工作的外設(shè)協(xié)調(diào)工作。

2.狀態(tài)端口

接口電路在執(zhí)行CPU命令之前、執(zhí)行命令過程中和執(zhí)行命令之后,外部設(shè)備及接口電路都會(huì)有一些情況發(fā)生,這些“情況”就是所謂“狀態(tài)”,包括正常工作狀態(tài)和故障狀態(tài)。

如“忙”、“閑”,“準(zhǔn)備就緒”、“未準(zhǔn)備就緒”,“滿”、“空”,以及“溢出錯(cuò)”、“格式錯(cuò)”、“校驗(yàn)錯(cuò)”等狀態(tài)。接口中一般都設(shè)置狀態(tài)寄存器,稱之為“狀態(tài)口”。

3.控制端口

CPU對被控對象即外部設(shè)備的控制命令是以命令代碼的形式先發(fā)送到接口中的命令寄存器,稱之為“命令口”,也稱為控制端口。再由接口電路對命令代碼進(jìn)行識(shí)別和分析,

分解成若干個(gè)控制信號,傳送到I/O設(shè)備,使其產(chǎn)生相應(yīng)的具體操作。可見,CPU并不是直接把命令送到被控對象,而是通過接口電路來進(jìn)行控制的。

2.4.4I/O接口訪問外設(shè)的方式

在微機(jī)系統(tǒng)中一般有多種外設(shè),也可以有多臺(tái)同一種外設(shè),而一個(gè)CPU在同一時(shí)間里只能與一臺(tái)外設(shè)交換信息,這就要在接口中設(shè)置I/O端口地址譯碼電路對外設(shè)進(jìn)行尋址。

CPU對外設(shè)的訪問實(shí)質(zhì)上是對I/O接口電路中相應(yīng)端口的訪問,因此和存儲(chǔ)器一樣,也需要由譯碼電路來形成I/O端口地址。I/O接口訪問外設(shè)有兩種尋址方式:與存儲(chǔ)器統(tǒng)

一編址方式和I/O端口獨(dú)立編址方式。兩種編址方式如圖2.11所示。圖2.11兩種編址方式對比圖

1)統(tǒng)一編址方式

如圖2.11(a)所示,統(tǒng)一編址方式實(shí)際上就是從存儲(chǔ)器空間劃出一部分地址空間給I/O外設(shè),把每一個(gè)I/O端口看作一個(gè)存儲(chǔ)單元,并作為存儲(chǔ)單元的一部分統(tǒng)一編址。訪問存儲(chǔ)器的所有指令均可用來訪問I/O端口,不用設(shè)置專門的I/O指令。

2)獨(dú)立編址方式

如圖2.11(b)所示,獨(dú)立編址方式就是指I/O外設(shè)端口地址空間與存儲(chǔ)器地址空間是各自分開的,對I/O端口的地址單獨(dú)編址,不占用存儲(chǔ)器的地址空間。獨(dú)立編址方式采用

專門的I/O指令對端口進(jìn)行操作,輸入和輸出端口可用相同的地址。

獨(dú)立編址方式的優(yōu)點(diǎn):將I/O指令和訪存指令區(qū)分開,使程序清晰,可讀性好;I/O指令較短,執(zhí)行速度快,也不占用內(nèi)存空間;I/O譯碼電路較簡單。

獨(dú)立編址方式的缺點(diǎn):CPU指令系統(tǒng)必須有專門的IN和OUT指令,沒有訪問存儲(chǔ)器指令的功能強(qiáng)。CPU必須提供區(qū)分存儲(chǔ)器和I/O讀寫的控制信號。

8086有IN和OUT兩條專用的I/O指令,同時(shí)設(shè)計(jì)有直接尋址和間接尋址兩種尋址方式。

(1)直接尋址:只用于尋址00H~FFH前256個(gè)端口,操作數(shù)n表示端口號。

(2)間接尋址:可用于尋址全部64K個(gè)端口,對大于FFH的端口只能采用間接尋址方式,DX寄存器的值就是端口號。

I/O指令的直接尋址是指僅用低8位地址線A0~A7譯碼產(chǎn)生的I/O端口地址,僅可訪問256個(gè)I/O端口;用DX寄存器間接尋址,則由A0~A15地址線譯碼產(chǎn)生I/O端口地

址,此時(shí)可尋址64K個(gè)I/O端口地址。

2.4.5I/O接口電路的功能與組成

I/O接口是微機(jī)與外界的連接電路,一般必須具備有如下功能:

?執(zhí)行CPU命令的功能;

?返回外設(shè)狀態(tài)的功能;

?數(shù)據(jù)緩沖功能;

?信號轉(zhuǎn)換功能;

?設(shè)備選擇功能;

?數(shù)據(jù)寬度與數(shù)據(jù)格式轉(zhuǎn)換的功能。

為了實(shí)現(xiàn)上述功能,就需要硬件電路予以支撐;還要有相應(yīng)的程序予以驅(qū)動(dòng)。所以,一個(gè)能夠?qū)嶋H運(yùn)行的接口,應(yīng)由硬件電路和軟件編程兩部分組成。

1.硬件電路

從使用角度來看,接口的硬件電路包括以下三部分。

(1)基本邏輯電路。

基本邏輯電路包括命令寄存器、狀態(tài)寄存器和數(shù)據(jù)緩沖寄存器。它們擔(dān)負(fù)著接收執(zhí)行命令、返回狀態(tài)和傳送數(shù)據(jù)的基本任務(wù),是接口電路的核心。

(2)端口地址譯碼電路。

端口地址譯碼電路由譯碼器或能實(shí)現(xiàn)譯碼功能的其他芯片,如GAL(PAL)器件、普通IC邏輯芯片構(gòu)成。它的作用是進(jìn)行設(shè)備選擇,是接口中不可缺少的部分。這部分電路不包含在集成接口芯片中,要由用戶自行設(shè)計(jì)。

(3