第3章 微型計(jì)算機(jī)系統(tǒng)

3/20/20241第3章

8086微型計(jì)算機(jī)系統(tǒng)

3.1微處理器概述3.28088/8086微處理器3.380x86系列微處理器簡(jiǎn)介3.4Pentium系列微處理器3.5實(shí)例解析3/20/20242第3章

8086微型計(jì)算機(jī)系統(tǒng)

微處理器的一般結(jié)構(gòu)和功能8088/8086CPU的特點(diǎn)8088/8086的編程結(jié)構(gòu)、內(nèi)部寄存器及存儲(chǔ)器組織8088/8086在最大和最小模式下引腳功能8088/8086總線的操作時(shí)序本章重點(diǎn)內(nèi)容：中原工學(xué)院信息商務(wù)學(xué)院3/20/202433.1微處理器概述微型計(jì)算機(jī)系統(tǒng)的組成運(yùn)算器

控制器寄存器組

存儲(chǔ)器（RAM,ROM）總線(AB,DB,CB)輸入輸出接口電路(I/O)外部設(shè)備軟件（系統(tǒng)、應(yīng)用）微型計(jì)算機(jī)（主機(jī)）微型計(jì)算機(jī)系統(tǒng)微處理器（CPU）微處理器（CPU）是計(jì)算機(jī)系統(tǒng)的核心部件，控制和協(xié)調(diào)著整個(gè)計(jì)算機(jī)系統(tǒng)的工作。運(yùn)算器算術(shù)邏輯運(yùn)算，由加法器和(ALU)一些輔助邏輯電路組成程序計(jì)數(shù)器PC

指令寄存器IR控制器指令譯碼器ID(CU)時(shí)序系統(tǒng)微操作信號(hào)發(fā)生器寄存器組存放臨時(shí)數(shù)據(jù)、運(yùn)算的中間結(jié)果、運(yùn)算特征、操作數(shù)地址CPU1.微處理器的一般結(jié)構(gòu)PC：用來(lái)存放下一條即將要執(zhí)行的指令在存儲(chǔ)器中的地址2.微處理器的功能少量數(shù)據(jù)的暫存能夠進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算能夠?qū)χ噶钸M(jìn)行譯碼、寄存并執(zhí)行指令所規(guī)定的操作具有與存儲(chǔ)器和I/O接口進(jìn)行數(shù)據(jù)通信的能力能夠提供這個(gè)系統(tǒng)所需的定時(shí)和控制信號(hào)能夠響應(yīng)I/O設(shè)備發(fā)出的中斷請(qǐng)求中原工學(xué)院信息商務(wù)學(xué)院3/20/202463.28088/8086微處理器8086：Intel系列的16位微處理器，具有16條數(shù)據(jù)線、20條地址線，可尋址地址范圍220=1MB。8088：準(zhǔn)16位微處理器。CPU內(nèi)部數(shù)據(jù)總線是16位，外部數(shù)據(jù)總線是8位，有20根地址線，可尋址的地址空間達(dá)220即

1M字節(jié)。

8086和8088均屬于第三代CPU，它們的內(nèi)部結(jié)構(gòu)基本相同，具有完全相同的指令系統(tǒng)，但是外部性能有所區(qū)別。8086與8088差異：1.8088/8086CPU的特點(diǎn)具有4/6個(gè)字節(jié)指令流水線隊(duì)列：

通過(guò)設(shè)置指令預(yù)取隊(duì)列（IPQ）實(shí)現(xiàn)具有地址段寄存器：對(duì)內(nèi)存空間實(shí)行分段管理

將內(nèi)存分段并設(shè)置地址段寄存器，以實(shí)現(xiàn)對(duì)1MB空間的尋址。支持多處理器系統(tǒng)：8087協(xié)處理器執(zhí)行部件取指部件8088/8086以前的CPU采用指令串行工作方式取指令1執(zhí)行1取指令2執(zhí)行2CPUBUS忙碌忙碌取指令3執(zhí)行3忙碌空閑空閑空閑t1t0t2t3t4t56個(gè)周期執(zhí)行了3條指令8088/8086CPU采用指令并行工作方式取指令1取指令2取指令3取指令4執(zhí)行1執(zhí)行2執(zhí)行3BUS忙碌執(zhí)行4CPUt1t0t2t3t4t5取指令5執(zhí)行5忙碌忙碌忙碌忙碌忙碌6個(gè)周期執(zhí)行了5條指令取指和執(zhí)行同時(shí)進(jìn)行，加快程序的執(zhí)行速度。2.8088/8086CPU的內(nèi)部結(jié)構(gòu)（編程結(jié)構(gòu)）8086/8088CPU從功能上可分為兩個(gè)部分總線接口部件BIU:BusInterfaceUnit執(zhí)行部件EU:ExecutionUnit總線接口部件功能：負(fù)責(zé)與存儲(chǔ)器、I/O傳送數(shù)據(jù)。執(zhí)行部件的功能：完成指令的譯碼與執(zhí)行工作。（1）BIU16位16位

8086/8088有20根地址線，地址加法器產(chǎn)生20位物理地址，但CPU內(nèi)部寄存器均為16位，如何輸出20位的地址？?jī)?nèi)存空間的唯一地址(20位)稱為物理地址是由兩部分組成的：

基地址偏移地址組成：基地址16位偏移地址0000XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX+20位物理地址20位物理地址=基地址(段地址)×16+偏移地址(相對(duì)地址)例：已知邏輯地址為

2000H：1000H則對(duì)應(yīng)的物理地址為：

2000H*16+1000H=20000H+1000H=21000H邏輯地址：程序中出現(xiàn)的地址是邏輯地址，是用符號(hào)地址表示的。邏輯地址包括段基址和偏移地址，CPU執(zhí)行程序時(shí)，需要將邏輯地址轉(zhuǎn)換為物理地址，稱為地址重定位。

物理地址：是指信息在存儲(chǔ)器中實(shí)際有效的地址單元號(hào)，

CPU訪問(wèn)內(nèi)存是按物理地址尋址的。每一個(gè)物理地址是由段基址和段內(nèi)偏移量組成

物理地址＝段基址×16＋偏移量?jī)?nèi)存

1000H：0000H0001HFFFFH

F000H：0000H0001H

FFFFH段段段

0000H：0000H0001HFFFFH每個(gè)段的最大容量為64K段地址：偏移地址30H31H32H內(nèi)存00000H00001H00002H00003H00004H00005HFFFFEHFFFFFH物理地址邏輯地址（1）BIU16位16位8088/8086在執(zhí)行指令的同時(shí)，從內(nèi)存中取出下一條或下幾條指令放在指令隊(duì)列中，這樣，取指和執(zhí)值分開操作，可以節(jié)省時(shí)間，這種結(jié)構(gòu)稱為流水線結(jié)構(gòu)。BIU使用指令隊(duì)列電路來(lái)實(shí)現(xiàn)流水線操作，該隊(duì)列為先進(jìn)先出隊(duì)列（FIFO）。組成：（1）BIU16位16位功能：從內(nèi)存中取指令到指令預(yù)取隊(duì)列IPQ；負(fù)責(zé)與內(nèi)存或I/O接口之間的數(shù)據(jù)傳送；在執(zhí)行轉(zhuǎn)移指令時(shí)，BIU將清除IPQ，然后從轉(zhuǎn)移的目的地址處開始取指令并重新填充IPQ。（2）EU組成：專用寄存器4個(gè)16位數(shù)據(jù)寄存器，每個(gè)都可以分為2個(gè)8

位寄存器單獨(dú)使用。4個(gè)專用寄存器：BP,SP,SI,DI標(biāo)志寄存器FLAGS算術(shù)邏輯單元ALUEU控制電路（2）EU功能：從IPQ中取指令代碼譯碼完成指定的操作結(jié)果保存到目的操作數(shù)運(yùn)算特征保存在標(biāo)志寄存器FLAGS（僅對(duì)影響標(biāo)志的指令）（3）BIU和EU的管理

(a)BIU和EU可以并行工作，提高CPU效率。

BIU監(jiān)視著指令隊(duì)列。當(dāng)指令隊(duì)列中有2個(gè)空字節(jié)時(shí)，就自動(dòng)把指令取到隊(duì)列中。(b)EU執(zhí)行指令時(shí)，從指令隊(duì)列頭部取指令，然后執(zhí)行。如需訪問(wèn)存儲(chǔ)器，則EU向BIU發(fā)出請(qǐng)求，由BIU訪問(wèn)存儲(chǔ)器。(c)在執(zhí)行轉(zhuǎn)移、調(diào)用、返回指令時(shí)，需改變隊(duì)列中的指令，要等新指令裝入隊(duì)列中后，EU才繼續(xù)執(zhí)行指令。

-------“流水線”結(jié)構(gòu)3.8088/8086CPU的內(nèi)部寄存器

8086CPU中可供編程使用的有14個(gè)16位寄存器，按其用途可分為3類：8個(gè)通用寄存器、4個(gè)段寄存器、1個(gè)指針和1個(gè)標(biāo)志寄存器。累加器AHALBHBLCLDHDLCHSPSIDIIPFLAGSCSDSSSESBP基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器指令指針寄存器標(biāo)志寄存器代碼段寄存器段寄存器附加段寄存器堆棧段寄存器數(shù)據(jù)寄存器地址指針和變址寄存器控制寄存器通用寄存器數(shù)據(jù)段寄存器累加器AHALBHBLCLDHDLCH基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器(1)數(shù)據(jù)寄存器AXBXCXDX用途：存放臨時(shí)數(shù)據(jù)和存放運(yùn)算操作數(shù)。每個(gè)均為16位，但又可分為2個(gè)8位寄存器例如：若(AX)＝1234H,則(AH)＝12H,(AL)＝34HMOVAX，-1；AX?0FFFFHMOVAL，-1；AL?0FFHAX：累加器ADDBX:基址寄存器BASECX：計(jì)數(shù)寄存器COUNTERDX：數(shù)據(jù)寄存器DATADXAX32位(1)數(shù)據(jù)寄存器所有I/O指令都必須通過(guò)累加器AX(AL)與外設(shè)接口傳送信息乘除法指令的一個(gè)操作數(shù)必須在AX（AL）中中間運(yùn)算結(jié)果也多放于AX（AL）中在間接尋址中用于存放操作數(shù)的基地址在循環(huán)和串操作中用作計(jì)數(shù)器在間接尋址的I/O指令中存放I/O端口地址累加器AHALBHBLCLDHDLCH基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器AXBXCXDXSPSIDIBP堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器地址指針和變址寄存器(2)地址指針和變址寄存器指針和變址寄存器都是16位寄存器，一般用來(lái)存放地址的偏移量。a.地址指針寄存器SP(StackPointer)

：堆棧指針寄存器其內(nèi)容為堆棧棧頂?shù)钠频刂啡魏味褩２僮骱?，SP都會(huì)自動(dòng)增/減量BP(BasePointer)：基址指針寄存器在間接尋址中用于存放操作數(shù)的基地址常用于訪問(wèn)存放在堆棧中的數(shù)據(jù)AX=1234H,PUSHAXPOPDS堆棧：內(nèi)存中暫時(shí)存放數(shù)據(jù)的特殊區(qū)域這片存儲(chǔ)區(qū)的一端固定，另一端活動(dòng)，且只允許數(shù)據(jù)從活動(dòng)端進(jìn)出按照先進(jìn)后出的原則組織常用于響應(yīng)中斷或子程序調(diào)用SP—棧頂單元的偏移地址BP—棧任意單元的偏移地址0FFCH0FFDH0FFEH0FFFH48H60H12H87HSP

棧頂M低地址高地址0FFCH0FFDH0FFEH0FFFH48H60H12H87HSP

棧頂M低地址高地址SP0FFBH12H棧頂DS34HSP0FFAH棧頂BX與BP在應(yīng)用上的區(qū)別：作為通用寄存器，二者均可用于存放數(shù)據(jù)；作為基址寄存器，默認(rèn)情況下：用BX作為指針?biāo)L問(wèn)的數(shù)據(jù)在數(shù)據(jù)段（DS段）用BP作為指針?biāo)L問(wèn)的數(shù)據(jù)在堆棧段（SS段）MOVAL,[BX]MOVAL,[BP]MOVAL,DS:[BX]MOVAL,SS:[BP]b.變址寄存器SI(SourceIndex)：源變址寄存器，用于訪問(wèn)源操作數(shù)DI(DestinationIndex)

：目標(biāo)變址寄存器，用于訪問(wèn)目的操作數(shù)常用于操作數(shù)的間接尋址或變址尋址在串操作指令中，SI存放源操作數(shù)的偏移地址，而DI存放目標(biāo)操作數(shù)的偏移地址(2)地址指針和變址寄存器注意：間接尋址時(shí)

僅BX、BP、SI、DI可用于存儲(chǔ)器尋址；

僅DX可用于I/O尋址。SPSIDIBP堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器地址指針和變址寄存器(3)段寄存器CSDSSSES代碼段寄存器段寄存器附加段寄存器堆棧段寄存器數(shù)據(jù)段寄存器用于存放邏輯段的段基地址（簡(jiǎn)稱段地址）CS：代碼段寄存器。代碼段存放指令代碼DS：數(shù)據(jù)段寄存器ES：附加段寄存器SS：堆棧段寄存器。指示堆棧區(qū)域的位置這兩個(gè)段存放操作數(shù)堆棧段SS數(shù)據(jù)段DS/ES代碼段CS(4)控制寄存器IP（InstructionPointer）：指令指針寄存器控制CPU指令的執(zhí)行順序，其內(nèi)容為下一條要執(zhí)行的指令的偏移地址IPFLAGS指令指針寄存器標(biāo)志寄存器控制寄存器CPU取指令的時(shí)，總是以CS為段基址，IP為段內(nèi)偏移地址CPU每取一個(gè)指令字節(jié)，IP自動(dòng)加1用戶不能直接訪問(wèn)IPFLAGS：標(biāo)志寄存器存放指令執(zhí)行結(jié)果的特征6個(gè)狀態(tài)標(biāo)志位（CF，SF，AF，PF，OF，ZF）3個(gè)控制標(biāo)志位（IF，TF，DF）OFDFIFTFSFZFAFPFCFFLAGSD15D0

OFDFIFTFSFZFAFPFCF進(jìn)借位標(biāo)志奇偶標(biāo)志半進(jìn)借位標(biāo)志零標(biāo)志符號(hào)標(biāo)志單步中斷中斷允許方向標(biāo)志溢出標(biāo)志1-有進(jìn)、借位0-無(wú)進(jìn)、借位1-低8位有偶數(shù)個(gè)10-低8位有奇數(shù)個(gè)11-低4位向高4位有進(jìn)、借位0-低4位向高4位無(wú)進(jìn)、借位1-結(jié)果為00-結(jié)果不為01-最高位為10-最高位為01-有溢出0-無(wú)溢出C7

C6＝OF狀態(tài)標(biāo)志：根據(jù)結(jié)果自動(dòng)設(shè)置1-激活調(diào)試特性0-不激活調(diào)試特性1-允許中斷0-不允許中斷1-減地址方向0-增地址方向控制標(biāo)志：由執(zhí)令直接設(shè)置

OFDFIFTFSFZF

AF

PF

CF1514131211109876543210例：MOVAX,9AE0HADDAX,7080H

1001101011100000+01110000100000001100000B60H000001101101000C6=101C7=1結(jié)果：AX=CF=PF=AF=ZF=SF=OF=（1）物理地址與邏輯地址內(nèi)存

1000：0000H0001HFFFFH

F000：0000H0001H

FFFFH段段段

0000：0000H0001HFFFFH段地址：偏移地址4.8088/8086CPU的存儲(chǔ)器組織物理地址為20位邏輯地址為16位物理地址=段地址*16+偏移地址MOVAL,[2000H]物理地址=DS*16+2000H內(nèi)存劃分為若干個(gè)段，每個(gè)段的最大容量為64K例如：基地址：21ABH偏移地址：1678H物理地址：21AB01678+2312823128H段和段之間的地址可以連續(xù)、斷開、重疊段1內(nèi)存單元可屬于不同的段，具有不同的段地址和偏移地址，但具有唯一的物理地址內(nèi)存

13100H

1300：

1000：1300：01001000：3100段2重疊區(qū)（2）段寄存器的使用

CS0000

IP

DS或ES0000

SI、DI或BX

SS0000

SP或BP代碼段數(shù)據(jù)段堆棧段存儲(chǔ)器段寄存器和偏移地址寄存器組合關(guān)系CS：代碼段寄存器。代碼段存放指令代碼DS：數(shù)據(jù)段寄存器ES：附加段寄存器SS：堆棧段寄存器。指示堆棧區(qū)域的位置這兩個(gè)段存放操作數(shù)…………代碼段堆棧段數(shù)據(jù)段附加數(shù)據(jù)段物理地址:XXXX0H其中：XXXX為基地址…………000200010000……偏移地址從0000H起基地址與偏移地址用兩個(gè)寄存器分別存放，在同一邏輯段尋址時(shí)只對(duì)偏移地址進(jìn)行變動(dòng)即可。每一個(gè)邏輯段中，基地址是由計(jì)算機(jī)編譯系統(tǒng)分配的，在這個(gè)邏輯段中不能改變，而偏移地址從0000H開始，最長(zhǎng)到FFFFH操作類型隱含段地址替換段地址偏移地址取指令CS

無(wú)IP堆棧操作SS無(wú)SPBP間址SSDS、ES有效地址EA存取數(shù)據(jù)DSSS、ES有效地址EA源字符串DSSS、ESSI目的字符串ES

無(wú)DI8088/8086對(duì)段寄存器使用的約定代碼段的偏移地址是由IP給出的。這個(gè)寄存器不能由指令直接賦值。當(dāng)微處理器復(fù)位時(shí)，CS中的內(nèi)容為FFFFH，IP的內(nèi)容為0000H，所以計(jì)算機(jī)復(fù)位后的第一條指令是從FFFF0H處開始運(yùn)行的。EA…指令中提供的偏移地址例：MOVAL，[BX+2]MOVAL，ES：[BX+2][例]：已知CS=1055H，

DS=250AHES=2EF0HSS=8FF0H

偏移地址=0000H畫出各段在內(nèi)存中的分布，標(biāo)注出段首地址250A0HDS2EF00HES10550HCSSS8FF00H內(nèi)存00000H00001H00002H00003H00004H10000H30001H30002H30003H地址（3）8088/8086存儲(chǔ)器組織內(nèi)存相鄰兩個(gè)單元存1個(gè)字，低位占低地址，高位占高地址30H每個(gè)單元存放1個(gè)字節(jié)31H32H40H41H3231H4140H為對(duì)準(zhǔn)字非對(duì)準(zhǔn)字內(nèi)存每個(gè)單元存放1個(gè)字節(jié)5.8088/8086CPU的外部引腳及其功能這兩種CPU根據(jù)系統(tǒng)規(guī)模的大小，均有兩種工作模式:最小模式最大模式也稱“單處理器系統(tǒng)”，即在系統(tǒng)中只有一個(gè)8088/8086處理器，全部的系統(tǒng)總線信號(hào)均由8088/8086直接產(chǎn)生?？偩€控制邏輯減到最少，故稱最小模式。也稱“多處理器系統(tǒng)”，即系統(tǒng)中包含兩個(gè)或多個(gè)處理器，其中一個(gè)為主處理器（8088/8086），其他的處理器為“協(xié)處理器”（Co－Processor）?？刂菩盘?hào)是通過(guò)8288總線控制器提供的。常用的協(xié)處理器有兩個(gè)：一個(gè)是數(shù)值運(yùn)算協(xié)處理器8087，一個(gè)是I/O協(xié)處理器80898086微處理器芯片8088微處理器芯片80888086括號(hào)中為最小模式8086CPU8088CPU對(duì)外是16位數(shù)據(jù)總線對(duì)外是8位數(shù)據(jù)總線每次讀寫一個(gè)字每次讀寫一個(gè)字節(jié)指令隊(duì)列為6個(gè)字節(jié)指令隊(duì)列為4個(gè)字節(jié)AD0～AD15為數(shù)據(jù)/地址復(fù)用線AD0～AD7為數(shù)據(jù)/地址復(fù)用線有BHE（高字節(jié)允許）信號(hào)無(wú)BHE信號(hào)，而為狀態(tài)信號(hào)SS0存儲(chǔ)器與I/O接口選通線為M/IO存儲(chǔ)器與I/O接口選通線為M/IO（1）數(shù)據(jù)地址線分時(shí)復(fù)用地址引線有20條，數(shù)據(jù)引線有16條，為了減少外接引線的數(shù)目，數(shù)據(jù)引線和地址引線的低16位是分時(shí)復(fù)用的。AD0~AD1516位數(shù)據(jù)總線20位地址總線的低16位地址信號(hào)連接地址總線，數(shù)據(jù)信號(hào)連接數(shù)據(jù)總線，如何能將同一根信號(hào)線上的不同時(shí)段的信號(hào)送至不同的目的地？CPU在總線上每完成一次數(shù)據(jù)的傳送稱為一個(gè)總線周期。一個(gè)總線周期由4個(gè)時(shí)鐘周期T1～T4組成。在8086的數(shù)據(jù)、地址復(fù)用引腳上，T1時(shí)刻出現(xiàn)的是地址信號(hào)，T2～T4時(shí)刻出現(xiàn)的是數(shù)據(jù)信號(hào)。在8086中，隨地址信號(hào)一起發(fā)出的還有第25腳的ALE信號(hào)(地址使能):AddressEnable，該信號(hào)打開地址鎖存器鎖存地址信號(hào)。ALE信號(hào)（2）地址狀態(tài)線分時(shí)復(fù)用T1時(shí)刻，發(fā)送地址信號(hào)；T2～T4時(shí)刻，輸出CPU當(dāng)前的狀態(tài)信息，即使用狀況。A16/S3～A19/S6S6：指示8086/8088當(dāng)前是否與總線相連，S6=0，表示8086/8088當(dāng)前與總線相連(S6一直為0)。S4、S3：指出當(dāng)前使用段寄存器的情況。

S4S3當(dāng)前正在使用的段寄存器

00ES01SS10CS或未使用任何段寄存器

11DSS5：表明中斷允許標(biāo)志當(dāng)前的設(shè)置。S5=0，表示CPU中斷是關(guān)閉的，禁止一切可屏蔽中斷源的中斷請(qǐng)求；S5=1，表示CPU中斷是開放的，允許一切可屏蔽中斷源的中斷申請(qǐng)。（2）地址狀態(tài)線分時(shí)復(fù)用高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳，輸出。(BusHighEnable/Status)高位數(shù)據(jù)總線允許（3）控制總線1)在總線周期的T1狀態(tài)，此引腳輸出/BHE信號(hào)，表示高8位數(shù)據(jù)線D15-D8上的數(shù)據(jù)有效。在T2~T4狀態(tài)時(shí)，此引腳輸出S7狀態(tài)信號(hào)。S7：8086中無(wú)定義。8086CPU特有信號(hào)，在8088中，該引腳或?yàn)楦唠娖?最大模式)，或與當(dāng)前總線周期的讀寫動(dòng)作有關(guān)(最小模式)。26引腳，數(shù)據(jù)允許信號(hào)，輸出。低電平有效。(DataEnable)T2時(shí)刻有效，延至T4，將AD復(fù)用線連接到數(shù)據(jù)總線上。數(shù)據(jù)允許使能端（3）控制總線2)數(shù)據(jù)允許連接雙向數(shù)據(jù)緩沖器的使能端，使CPU的AD復(fù)用總線與數(shù)據(jù)總線在T2～T4時(shí)刻連接，輸入輸出數(shù)據(jù)。最大最小模式控制腳接高電平為工作在最小模式；接低電平為工作在最大模式。33引腳，最大最小模式控制信號(hào)，輸入。(Min/Max)（3）控制總線3)最小工作模式最小工作模式下的系統(tǒng)典型配置最大工作模式最大工作模式下的系統(tǒng)典型配置32引腳，讀信號(hào)，輸出。低電平有效。CPU根據(jù)指令發(fā)出的讀內(nèi)存或I/O口的命令信號(hào)，具體是讀內(nèi)存或是讀I/O口要由另外的信號(hào)決定。被讀的內(nèi)存或I/O端口，利用這個(gè)信號(hào)打開數(shù)據(jù)門，使數(shù)據(jù)進(jìn)入數(shù)據(jù)總線供CPU讀取。在DMA方式，該引腳處于三態(tài)。讀信號(hào)輸出（3）控制總線RD(Read)4)29引腳，寫信號(hào)，輸出。(Write)寫信號(hào)（3）控制總線5)CPU根據(jù)指令發(fā)出的寫內(nèi)存或I/O口的命令信號(hào)，具體是寫內(nèi)存或是寫I/O口要由另外的信號(hào)決定。被寫的內(nèi)存或I/O端口，利用這個(gè)信號(hào)打開數(shù)據(jù)門，使數(shù)據(jù)總線上的數(shù)據(jù)進(jìn)入。在DMA方式，該引腳處于三態(tài)。12345輸出地址地址選通讀信號(hào)有效數(shù)據(jù)從內(nèi)存輸出數(shù)據(jù)上數(shù)據(jù)總線12345輸出地址地址選通寫信號(hào)有效數(shù)據(jù)進(jìn)入內(nèi)存數(shù)據(jù)從CPU上數(shù)據(jù)總線CLK，輸入時(shí)鐘信號(hào)時(shí)鐘信號(hào):為CPU和總線控制邏輯電路提供時(shí)序，頻率4.77MHz,占空比為33%,即1/3周期高電平，2/3周期低電平。8086微機(jī)的時(shí)鐘信號(hào)是由8284時(shí)鐘發(fā)生器提供的。（3）控制總線6)8284與8086連接電路8284可接外時(shí)鐘或本地晶振。在微機(jī)系統(tǒng)中，接本地晶振14.31818MHz,經(jīng)3分頻后提供給CPU。OSC:晶振頻率，提供給顯示器用。PCLK:晶振6分頻，供外設(shè)用。將控制總線的復(fù)位信號(hào)和"準(zhǔn)備好"信號(hào)送入8284與時(shí)序同步后再送入CPU。CPU在執(zhí)行每條指令的最后一個(gè)時(shí)鐘周期會(huì)對(duì)INTR信號(hào)進(jìn)行采樣，若CPU的IF為1且INTR信號(hào)為高電平，CPU會(huì)在現(xiàn)行指令結(jié)束后響應(yīng)中斷請(qǐng)求，進(jìn)入中斷處理程序?？善帘沃袛嗾?qǐng)求18引腳，可屏蔽中斷請(qǐng)求信號(hào)，輸入。高電平有效(電平觸發(fā))。INTR(InterruptRequest)（3）控制總線7)24引腳，中斷響應(yīng)信號(hào)，輸出，為連續(xù)兩個(gè)總線周期的負(fù)脈沖。(InterruptAcknowledge)當(dāng)外設(shè)向CPU申請(qǐng)可屏蔽中斷INTR，CPU如果允許中斷，則連續(xù)發(fā)出兩個(gè)負(fù)脈沖給外設(shè)。第一個(gè)負(fù)脈沖通知外設(shè)已受理中斷；外設(shè)在第二個(gè)負(fù)脈沖時(shí)向數(shù)據(jù)總線上發(fā)送中斷類型碼。中斷響應(yīng)信號(hào)（3）控制總線8)17引腳，非屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效（上升沿觸發(fā)）。該請(qǐng)求信號(hào)不受IF狀態(tài)的影響，也不能用軟件屏蔽，一旦該信號(hào)有效，則執(zhí)行完當(dāng)前指令后立即響應(yīng)中斷。（3）控制總線9)非屏蔽中斷請(qǐng)求NMI與INTR的區(qū)別？NMI不受IF影響，INTR受IF影響22引腳，準(zhǔn)備好信號(hào)，輸入。高電平有效。READY由所訪問(wèn)的內(nèi)存或I/O設(shè)備發(fā)回的響應(yīng)信號(hào)，高電平有效，當(dāng)信號(hào)有效時(shí)，表示內(nèi)存或I/O設(shè)備準(zhǔn)備就緒，馬上就可進(jìn)行一次數(shù)據(jù)傳輸。準(zhǔn)備好信號(hào)（3）控制總線10)CPU在每個(gè)總線周期的T3狀態(tài)開始對(duì)READY信號(hào)采樣，如果檢測(cè)到該信號(hào)為低電平(未準(zhǔn)備好),就插入一個(gè)等待周期Tw，在Tw狀態(tài)中繼續(xù)對(duì)該信號(hào)采樣,如仍為低電平，則繼續(xù)插入Tw，Tw狀態(tài)可以插入多個(gè),直到REDAY信號(hào)為高電平時(shí)，才進(jìn)入T4狀態(tài)，完成總線周期。檢測(cè)3次READY信號(hào)，插入2個(gè)等待周期。23引腳，測(cè)試信號(hào)，輸入。低電平有效。和WAIT指令結(jié)合使用，在CPU執(zhí)行WAIT指令時(shí)，CPU處于空轉(zhuǎn)狀態(tài)進(jìn)行等待，并每隔5個(gè)時(shí)鐘周期重復(fù)檢測(cè)該信號(hào)，當(dāng)檢測(cè)到該信號(hào)為低電平時(shí)，等待狀態(tài)結(jié)束，CPU繼續(xù)執(zhí)行WAIT后的指令。WAIT指令和該信號(hào)是使處理器與外設(shè)同步用的。測(cè)試信號(hào)（3）控制總線11)TEST和Tw的區(qū)別？指令內(nèi)部與指令之間的區(qū)別21引腳，復(fù)位信號(hào)，輸入。高電平有效。RESET復(fù)位信號(hào)高電平寬度至少大于4個(gè)時(shí)鐘周期。當(dāng)信號(hào)有效時(shí)，CPU結(jié)束當(dāng)前操作，并對(duì)CPU內(nèi)的標(biāo)志寄存器,IP,DS,SS,ES及指令隊(duì)列清零，而將CS設(shè)置為FFFFH,當(dāng)復(fù)位信號(hào)變?yōu)榈碗娖綍r(shí)，CPU從FFFF0H處開始執(zhí)行程序。復(fù)位信號(hào)（3）控制總線12)25引腳，地址鎖存允許信號(hào)，輸出。高電平有效。ALE(AddressLatchEnable)T1時(shí)刻有效，用來(lái)鎖存AD復(fù)用線上的地址信號(hào)。地址鎖存（3）控制總線13)27引腳，數(shù)據(jù)收發(fā)輸出方向控制信號(hào)，輸出。(DataTransmit/Recieve)用來(lái)控制雙向數(shù)據(jù)緩沖器數(shù)據(jù)的傳輸方向，高電平為輸出數(shù)據(jù)，低電平為輸入數(shù)據(jù)，具體的高低電平由指令(軟件)控制。數(shù)據(jù)方向（3）控制總線14)高電平：數(shù)據(jù)AB；低電平：數(shù)據(jù)B

A。28引腳，存儲(chǔ)器、I/O控制信號(hào)，輸出。(Memory/InputandOutput)用來(lái)控制CPU進(jìn)行的是對(duì)存儲(chǔ)器的訪問(wèn)還是對(duì)外部輸入輸出口的訪問(wèn)。高電平為對(duì)存儲(chǔ)器的訪問(wèn)，低電平為對(duì)I/O口的訪問(wèn)，具體的高低電平由指令(軟件)控制。存儲(chǔ)器/IO選擇（3）控制總線15)31引腳，總線保持請(qǐng)求信號(hào)，輸入。HOLD(HoldRequest)高電平有效，除CPU外其他主模塊向CPU發(fā)出的請(qǐng)求占用總線的申請(qǐng)信號(hào)?？偩€請(qǐng)求（3）控制總線16)30引腳，總線保持響應(yīng)信號(hào)，輸出。HLDA(HoldAcknowledge)高電平有效，CPU將總線(地址、數(shù)據(jù)、控制)浮空，發(fā)信號(hào)給請(qǐng)求端，同意出讓總線。在出讓總線期間，HOLD與HLDA均為高電平，HOLD變?yōu)榈碗娖?，表示放棄?duì)總線的占有?？偩€請(qǐng)求響應(yīng)（3）控制總線17)（4）電源線和地線8086/8088采用單+5V，1、20引腳為地線。地線地線電源線總線周期狀態(tài)信號(hào)26~28引腳，總線周期狀態(tài)信號(hào)，輸出。這三個(gè)信號(hào)組合起來(lái)可以指出當(dāng)前總線周期中所進(jìn)行的數(shù)據(jù)傳輸過(guò)程的類型。將其送入8288進(jìn)行譯碼，產(chǎn)生對(duì)存儲(chǔ)器及I/O口訪問(wèn)的控制信號(hào)。(BusCycleState)1)（5）最大模式下的有關(guān)引腳最大工作模式最大工作模式下的系統(tǒng)典型配置說(shuō)明000輸出中斷響應(yīng)信號(hào)001讀I/O端口010寫I/O端口011暫停100取指令101讀存儲(chǔ)器110寫存儲(chǔ)器111無(wú)源狀態(tài)31，30引腳，總線請(qǐng)求信號(hào)（輸入）/總線請(qǐng)求允許信號(hào)（輸出），雙向，低電平有效。(Request/Grant)CPU外的總線主設(shè)備向CPU申請(qǐng)總線和CPU接受申請(qǐng)后的應(yīng)答信號(hào)。信號(hào)是雙向的，方向相反。2)（5）最大模式下的有關(guān)引腳，總線請(qǐng)求/總線請(qǐng)求允許30引腳優(yōu)先級(jí)低于第31引腳29引腳，總線封鎖信號(hào)，輸出。當(dāng)該引腳上的信號(hào)為低電平時(shí)，總線上的其他主控設(shè)備不能占有總線。該信號(hào)由指令前綴LOCK產(chǎn)生，帶有LOCK前綴的指令執(zhí)行完后，便撤銷了引腳信號(hào)?？偩€封鎖3)（5）最大模式下的有關(guān)引腳24,25引腳，指令隊(duì)列狀態(tài)信號(hào)，輸出。QS1,QS0(InstructionQueueStatus)提供了前一個(gè)時(shí)鐘周期T中指令隊(duì)列的狀態(tài)，以便于外部對(duì)8086CPU內(nèi)部指令隊(duì)列的動(dòng)作跟蹤。指令隊(duì)列狀態(tài)4)（5）最大模式下的有關(guān)引腳QS1QS0含義00無(wú)操作01從指令隊(duì)列的第一個(gè)字節(jié)中取走代碼10隊(duì)列為011從指令隊(duì)列的第二個(gè)字節(jié)及后續(xù)字節(jié)中取走代碼6.8088/8086CPU的工作時(shí)序在微機(jī)系統(tǒng)中，CPU是在時(shí)鐘信號(hào)CLK控制下，按節(jié)拍有序地執(zhí)行指令序列。指令周期：執(zhí)行一條指令所需要的時(shí)間?？偩€周期（機(jī)器周期）：CPU通過(guò)總線與存儲(chǔ)器或I/O接口進(jìn)行一次數(shù)據(jù)傳輸所需的時(shí)間。T狀態(tài)（時(shí)鐘周期）：CPU處理動(dòng)作的最小單位。T1T2T3TWT4總線周期8086讀總線周期CPU執(zhí)行指令MOVAL，[1000H]1）CPU的EU獲得指令譯碼，執(zhí)行；

BIU在適當(dāng)時(shí)刻計(jì)算物理地址。2）物理地址=段地址：偏移地址

=DS：1000H=2000H*10H+1000H=21000H即，CPU應(yīng)將內(nèi)存21000H單元的字節(jié)送入AL（當(dāng)前DS寄存器內(nèi)容2000H）CPUAX地址譯碼器00000H00001H00002H..FFFFFH21000H......地址鎖存器總線收發(fā)器T1：CPU送出地址21000H，選中內(nèi)存單元T2：高4位送狀態(tài)，低16位高阻

T3：21000H單元數(shù)據(jù)通過(guò)低16位復(fù)用線、收發(fā)器送至CPU，由CPU接收；高4位狀態(tài)不變。T4：總線周期結(jié)束高4低168086寫總線周期讀寫周期有何不同？最大模式下，8086的總線讀寫操作在邏輯上和最小模式下的讀寫操作是一樣的。但與最小模式不同的是，最大模式下總線控制信號(hào)由總線控制器8288產(chǎn)生而不是由CPU產(chǎn)生。帶“*”的信號(hào)都由8288根據(jù)CPU的S2、S1、S0組合產(chǎn)生的讀總線周期寫總線周期微處理器CPU存儲(chǔ)器輸入/輸出接口電路數(shù)據(jù)總線

地址總線

外圍設(shè)備控制總線微型計(jì)算機(jī)總線系統(tǒng)數(shù)據(jù)總線：數(shù)據(jù)總線是雙向的，用來(lái)傳輸數(shù)據(jù)。數(shù)據(jù)線的條數(shù)反映了每次能同時(shí)傳送的二進(jìn)制位數(shù)。數(shù)據(jù)總線上傳送的一定是數(shù)據(jù)嗎？答：數(shù)據(jù)總線上傳送的不一定是真正的數(shù)據(jù)，還有可能是指令代碼、狀態(tài)量或控制量微處理器CPU存儲(chǔ)器輸入/輸出接口電路數(shù)據(jù)總線

地址總線

外圍設(shè)備控制總線微型計(jì)算機(jī)總線系統(tǒng)地址總線：專門用來(lái)傳送地址信息，總是從CPU送出的，所以地址總線是單向的。地址總線的位數(shù)決定了CPU可以直接尋址的內(nèi)存范圍。例如8086：在尋址端口時(shí)需要用到地址總線的低16位，高4位設(shè)置為0；尋址