集成電路版圖設(shè)計(jì)基礎(chǔ)第五章模擬IC版圖

集成電路版圖設(shè)計(jì)基礎(chǔ)第五章模擬IC版圖第1頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign2規(guī)模不同

DIC：可能一千萬(wàn)個(gè)反相器；

AIC：可能幾個(gè)放大器。DIC和AIC技巧對(duì)比anexampleofdigitallayout,theareareportis0.3million第2頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign3規(guī)模不同

DIC：可能一千萬(wàn)個(gè)反相器；

AIC：可能幾個(gè)放大器。DIC和AIC技巧對(duì)比acircuitanditslayoutofOP第3頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign4主要目標(biāo)不同

DIC：優(yōu)化芯片的尺寸和提高集成度；

AIC：優(yōu)化電路的性能、匹配程度、速度和各種功能方面的問(wèn)題。DIC和AIC技巧對(duì)比performancespeedmatchingsizeareaothers第4頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign5團(tuán)隊(duì)工作方式不同

DIC：相對(duì)獨(dú)立，少許交流（I/O，Supply/Gound）；

AIC：communicatewithyourteamfromfronttobackoftheproject。完成進(jìn)度不同

DIC：在開(kāi)始版圖工作時(shí)，絕大部分電路已設(shè)計(jì)完畢；

AIC：電路設(shè)計(jì)往往與單元模塊的版圖設(shè)計(jì)同步進(jìn)行。DIC和AIC技巧對(duì)比第5頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign6創(chuàng)新要求不同

DIC：電路的大部分已在過(guò)去設(shè)計(jì)過(guò)，版圖也已完成過(guò)許多許多次；

AIC：電路或版圖過(guò)去幾乎從未設(shè)計(jì)過(guò)。約束條件不同

DIC：設(shè)計(jì)規(guī)則較多；

AIC：幾乎沒(méi)有什么規(guī)則。對(duì)電路技術(shù)理解程度的要求不同

AIC要比DIC的掩模設(shè)計(jì)者掌握更多的電路技術(shù)。DIC和AIC技巧對(duì)比第6頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign7了解電路的功能對(duì)版圖設(shè)計(jì)至關(guān)重要。電路功能決定了在版圖設(shè)計(jì)時(shí)將如何處理如下一些問(wèn)題：絕緣isolation

匹配matching

布局placement

均衡balance

覆蓋overlap

保護(hù)方法protectionschemesI/O導(dǎo)線的位置locationofI/Owires

器件分割devicesplitting

平面布局floorplanning

許多其他的技術(shù)manyothertechniques三個(gè)關(guān)鍵問(wèn)題-1：這個(gè)電路是做什么用的？第7頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign8得到的回答將影響許多器件的選擇、許多金屬線尺寸的選擇，并在一定程度上影響你的布置方案。利用工藝手冊(cè)中提供的電流密度計(jì)算布線寬度，計(jì)算得到的線寬可能大于各個(gè)metal層的最小線寬，所以在所有的metal層上不能簡(jiǎn)單地使用該層所規(guī)定的“minWidth”。

“典型CMOS工藝電流密度為0.5mA/microns”三個(gè)關(guān)鍵問(wèn)題-2：需要多大的電流？第8頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign92a

大電流路徑和小電流路徑在哪里？電路中可能有多條路徑，每一條都有自己的電流要求，即每條路徑都有自己的最小金屬線寬要求。設(shè)FETM1要驅(qū)動(dòng)5mA的電流，則需要10um的導(dǎo)線來(lái)連接。如果電流自左邊流入，則要經(jīng)過(guò)一個(gè)很擁擠的小瓶頸區(qū)向上到達(dá)器件的頂部。可以將10um導(dǎo)線放到頂上。三個(gè)關(guān)鍵問(wèn)題-2：需要多大的電流？currentcomesfromtheleft10umcurrentcomesfromthetop10um10um第9頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign102a

大電流路徑和小電流路徑在哪里？將10um導(dǎo)線放到頂上的好處：電子可以分散開(kāi)，有效地降低了電阻。也可以把標(biāo)準(zhǔn)庫(kù)的器件逆時(shí)針旋轉(zhuǎn)90度，而不必從上方走線。這就是知道電流情況后，對(duì)器件布置方向所產(chǎn)生的影響。如果重新設(shè)計(jì)該器件的版圖，必須保持柵的有效面積相同，因?yàn)檫@決定了晶體管將如何工作。我們不僅需要關(guān)注流入和流出器件的電流的大小，而且也必須注意器件內(nèi)部金屬線上的電流密度。三個(gè)關(guān)鍵問(wèn)題-2：需要多大的電流？第10頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign112a

大電流路徑和小電流路徑在哪里？如果將器件分割成相同的4個(gè)，可利用寬度為2.5um的內(nèi)部總線把電流分配到4個(gè)器件中去。三個(gè)關(guān)鍵問(wèn)題-2：需要多大的電流？10um10um2.5um第11頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign12全面而詳細(xì)的匹配技術(shù)將在以后的章節(jié)中具體介紹。三個(gè)關(guān)鍵問(wèn)題-3：有哪些匹配要求？需要匹配的鏡像電流源的兩器件及其版圖第12頁(yè)，課件共13頁(yè)，創(chuàng)作于2023年2月schoolofphyebasicsoficlayoutdesign13雙極型模擬電路雙極型模擬版圖在某種程度上要比CMOS版圖略微簡(jiǎn)單一些。雙極型晶體管通常靈活性較差。如可能只有一種類(lèi)型的雙極型晶體管，而且只有4種尺寸，1um、5um、10um及20um。預(yù)先定義了各個(gè)工藝層，只需關(guān)心金屬連接就可以了