工程級(jí)使用計(jì)算機(jī)組成原理

開復(fù)課件網(wǎng)計(jì)算機(jī)組成原理唐朔飛第２版高等教育出版社高等教育電子音像出版社開復(fù)課件網(wǎng)

為配合由高等教育出版社出版的面向21世紀(jì)課程教材《計(jì)算機(jī)組成原理》教學(xué)和自學(xué)的需要，隨書出版了《計(jì)算機(jī)組成原理》配套課件。為了配合該教材的第２版，本課件在保留原課件特色的基礎(chǔ)上，做了相應(yīng)的補(bǔ)充和修改。

該課件與《計(jì)算機(jī)組成原理》第２版教材在體系上完全一致，它以課堂教學(xué)為依托，幫助讀者邊閱讀邊思考，通過點(diǎn)擊鼠標(biāo)，逐行顯示精練的文字和簡(jiǎn)明的圖表，既可從文稿中對(duì)教材的重點(diǎn)和難點(diǎn)加深理解，又可從視圖中看到動(dòng)畫演示效果，形象地理解各種電路的工作原理和設(shè)計(jì)思路。新版課件提供了章目錄和節(jié)目錄。操作上除了順序播放外，還可任選一章、任選一節(jié)播放，并可從任意一頁(yè)幻燈片返回到上一級(jí)目錄。具體功能如下。開復(fù)課件網(wǎng)

1.

進(jìn)入章目錄后，可點(diǎn)擊任一章播放。2.

進(jìn)入節(jié)目錄后，可點(diǎn)擊任一節(jié)播放。3.

每一節(jié)播放結(jié)束時(shí)，可繼續(xù)播放，也可點(diǎn)擊本節(jié)最后一頁(yè)幻燈片右下角的按鈕，回到上一級(jí)目錄，再點(diǎn)擊節(jié)目錄幻燈片右下角的按鈕，即可回到章目錄。4.

點(diǎn)擊任一頁(yè)幻燈片右下角的按鈕，均可回到上一級(jí)目錄。在修改課件過程中，哈爾濱工業(yè)大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院張麗杰、羅丹彥為課件的錄入、排版、繪圖、動(dòng)畫演示做了大量工作，在此表示衷心感謝。由于時(shí)間倉(cāng)促，難免有不妥之處，敬請(qǐng)讀者和專家批評(píng)指正。

唐朔飛

2007年12月開復(fù)課件網(wǎng)第１章計(jì)算機(jī)系統(tǒng)概論第３章系統(tǒng)總線第４章存儲(chǔ)器第５章輸入輸出系統(tǒng)第６章計(jì)算機(jī)的運(yùn)算方法第７章指令系統(tǒng)第８章CPU的結(jié)構(gòu)和功能第９章控制單元的功能第10章控制單元的設(shè)計(jì)第２章計(jì)算機(jī)的發(fā)展及應(yīng)用開復(fù)課件網(wǎng)第１章計(jì)算機(jī)系統(tǒng)概論1.1計(jì)算機(jī)系統(tǒng)簡(jiǎn)介1.4本書結(jié)構(gòu)1.3計(jì)算機(jī)硬件的主要技術(shù)指標(biāo)1.2計(jì)算機(jī)的基本組成開復(fù)課件網(wǎng)1.1計(jì)算機(jī)系統(tǒng)簡(jiǎn)介由具有各類特殊功能的信息（程序）組成1.計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)的實(shí)體，如主機(jī)、外設(shè)等一、計(jì)算機(jī)的軟硬件概念硬件軟件開復(fù)課件網(wǎng)按任務(wù)需要編制成的各種程序用來管理整個(gè)計(jì)算機(jī)系統(tǒng)系統(tǒng)軟件應(yīng)用軟件語言處理程序操作系統(tǒng)服務(wù)性程序數(shù)據(jù)庫(kù)管理系統(tǒng)網(wǎng)絡(luò)軟件軟件1.1開復(fù)課件網(wǎng)計(jì)算機(jī)高級(jí)語言程序目標(biāo)程序結(jié)果翻譯運(yùn)行1.12.計(jì)算機(jī)的解題過程開復(fù)課件網(wǎng)二、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)高級(jí)語言虛擬機(jī)器M3匯編語言虛擬機(jī)器M2操作系統(tǒng)虛擬機(jī)器機(jī)器語言實(shí)際機(jī)器M1微指令系統(tǒng)微程序機(jī)器M01.1開復(fù)課件網(wǎng)用編譯程序翻譯成匯編語言程序用匯編程序翻譯成機(jī)器語言程序用機(jī)器語言解釋操作系統(tǒng)用微指令解釋機(jī)器指令由硬件直接執(zhí)行微指令軟件硬件1.1虛擬機(jī)器M4虛擬機(jī)器M3虛擬機(jī)器M2實(shí)際機(jī)器M1微程序機(jī)器M0開復(fù)課件網(wǎng)程序員所見到的計(jì)算機(jī)系統(tǒng)的屬性概念性的結(jié)構(gòu)與功能特性計(jì)算機(jī)體系結(jié)構(gòu)計(jì)算機(jī)組成實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所體現(xiàn)的屬性有無乘法指令如何實(shí)現(xiàn)乘法指令（指令系統(tǒng)、數(shù)據(jù)類型、尋址技術(shù)、I/O機(jī)理）（具體指令的實(shí)現(xiàn)）1.1三、計(jì)算機(jī)體系結(jié)構(gòu)和計(jì)算機(jī)組成開復(fù)課件網(wǎng)1.2計(jì)算機(jī)的基本組成1.計(jì)算機(jī)由五大部件組成3.指令和數(shù)據(jù)用二進(jìn)制表示4.指令由操作碼和地址碼組成6.以運(yùn)算器為中心2.指令和數(shù)據(jù)以同等地位存于存儲(chǔ)器，

可按地址尋訪5.存儲(chǔ)程序一、馮·諾依曼計(jì)算機(jī)的特點(diǎn)5.存儲(chǔ)程序開復(fù)課件網(wǎng)算術(shù)運(yùn)算邏輯運(yùn)算存放數(shù)據(jù)和程序?qū)⑿畔⑥D(zhuǎn)換成機(jī)器能識(shí)別的形式將結(jié)果轉(zhuǎn)換成人們熟悉的形式指揮程序運(yùn)行1.2馮·諾依曼計(jì)算機(jī)硬件框圖存儲(chǔ)器輸入設(shè)備運(yùn)算器控制器輸出設(shè)備開復(fù)課件網(wǎng)1.2馮·諾依曼計(jì)算機(jī)硬件框圖存儲(chǔ)器輸入設(shè)備運(yùn)算器控制器輸出設(shè)備開復(fù)課件網(wǎng)二、計(jì)算機(jī)硬件框圖1.21.以存儲(chǔ)器為中心的計(jì)算機(jī)硬件框圖程序存儲(chǔ)器輸出設(shè)備輸入設(shè)備運(yùn)算器控制器數(shù)據(jù)結(jié)果計(jì)算開復(fù)課件網(wǎng)ALU主存輔存CPU主機(jī)I/O設(shè)備硬件CU2.現(xiàn)代計(jì)算機(jī)硬件框圖存儲(chǔ)器輸入設(shè)備運(yùn)算器輸出設(shè)備控制器1.2ALUCPU主機(jī)I/O設(shè)備CU主存開復(fù)課件網(wǎng)1.上機(jī)前的準(zhǔn)備建立數(shù)學(xué)模型-+-+-=!x9!x7!x5!x3xx9753sin…編制解題程序確定計(jì)算方法程序——

運(yùn)算的全部步驟0,1,2,)()(21nynxynx=+=√…指令——

每一個(gè)步驟1.2三、計(jì)算機(jī)的工作步驟開復(fù)課件網(wǎng)取x

至運(yùn)算器中乘以x

在運(yùn)算器中乘以a

在運(yùn)算器中存ax2

在存儲(chǔ)器中取b

至運(yùn)算器中乘以x

在運(yùn)算器中加ax2

在運(yùn)算器中加c

在運(yùn)算器中=(ax

+

b)x

+

c

取x

至運(yùn)算器中乘以a

在運(yùn)算器中加b

在運(yùn)算器中乘以x

在運(yùn)算器中加c

在運(yùn)算器中計(jì)算ax2+bx+c1.2編程舉例開復(fù)課件網(wǎng)000001打印

停機(jī)取數(shù)α[α]ACC存數(shù)β[ACC]

β加γ[ACC]+[γ]ACC乘δ[ACC]×[δ]ACC指令格式舉例1.2操作碼地址碼

[

]打印機(jī)開復(fù)課件網(wǎng)指令和數(shù)據(jù)存于主存單元的地址

指令

注釋操作碼

地址碼0000001

取數(shù)x至ACC1000100

乘a得ax

,存于ACC中2000011

加b得ax+b

,存于ACC中3000100

乘x得（ax+b)x,存于ACC中4000011

加c得ax2+bx+c

,存于ACC5000010

將ax2+bx+c

,存于主存單元6000101

打印7000110停機(jī)8

x原始數(shù)據(jù)x9

a原始數(shù)據(jù)a10

b原始數(shù)據(jù)b11

c原始數(shù)據(jù)c12存放結(jié)果1.2計(jì)算ax2+bx+c

程序清單開復(fù)課件網(wǎng)存儲(chǔ)體大樓存儲(chǔ)單元存放一串二進(jìn)制代碼存儲(chǔ)字存儲(chǔ)單元中二進(jìn)制代碼的組合存儲(chǔ)字長(zhǎng)存儲(chǔ)單元中二進(jìn)制代碼的位數(shù)每個(gè)存儲(chǔ)單元賦予一個(gè)地址號(hào)按地址尋訪–存儲(chǔ)單元–存儲(chǔ)元件（0/1）–

房間–

床位（無人/

有人）(1)存儲(chǔ)器的基本組成1.2MDR主存儲(chǔ)器存儲(chǔ)體MAR2.計(jì)算機(jī)的解題過程開復(fù)課件網(wǎng)MARMDR存儲(chǔ)單元個(gè)數(shù)

16存儲(chǔ)字長(zhǎng)

8

設(shè)MAR

=

4

位

MDR

=

8

位1.2存儲(chǔ)器地址寄存器反映存儲(chǔ)單元的個(gè)數(shù)存儲(chǔ)器數(shù)據(jù)寄存器反映存儲(chǔ)字長(zhǎng)(1)存儲(chǔ)器的基本組成MDR主存儲(chǔ)器存儲(chǔ)體MAR開復(fù)課件網(wǎng)ACCMQX(2)運(yùn)算器的基本組成及操作過程1.2運(yùn)算器MQACCALUX被加數(shù)被減數(shù)被除數(shù)乘數(shù)商加數(shù)減數(shù)被乘數(shù)除數(shù)加法減法乘法除法和差余數(shù)乘積高位乘積低位開復(fù)課件網(wǎng)運(yùn)算器MQACCALUXACC

被加數(shù)ACC初態(tài)①加法操作過程1.2[ACC]+[X]ALU[M]XXACCACC指令加M開復(fù)課件網(wǎng)1.2②減法操作過程運(yùn)算器MQACCALUX指令減MACC

被減數(shù)ACC初態(tài)[M]XX[ACC]-[X]ALUACCACC開復(fù)課件網(wǎng)運(yùn)算器MQACCALUXACCACC

被乘數(shù)初態(tài)1.2MQ[M]MQ指令乘M③乘法操作過程X[ACC]XALU[X]×[MQ]00ACCACC∥MQACCMQ開復(fù)課件網(wǎng)運(yùn)算器MQACCALUXACC

被除數(shù)ACC初態(tài)1.2[ACC]÷[X]ALUMQACCMQ余數(shù)在ACC中指令除M[M]

XX④除法操作過程開復(fù)課件網(wǎng)取指令分析指令執(zhí)行指令PCIRCUPCIRCU取指執(zhí)行PC

存放當(dāng)前欲執(zhí)行指令的地址，

具有計(jì)數(shù)功能（PC）+

1PCIR

存放當(dāng)前欲執(zhí)行的指令訪存訪存完成一條指令1.2(3)控制器的基本組成開復(fù)課件網(wǎng)12356789以取數(shù)指令為例4(4)主機(jī)完成一條指令的過程1.2CU控制單元主存儲(chǔ)器MDRMAR存儲(chǔ)體CPUPC控制器IR…運(yùn)算器MQACCALUXI/O設(shè)備開復(fù)課件網(wǎng)12356798以存數(shù)指令為例41.2(4)主機(jī)完成一條指令的過程CU控制單元主存儲(chǔ)器MDRMAR存儲(chǔ)體CPUPC控制器IR…運(yùn)算器MQACCALUXI/O設(shè)備開復(fù)課件網(wǎng)(5)ax2+bx+c

程序的運(yùn)行過程將程序通過輸入設(shè)備送至計(jì)算機(jī)程序首地址打印結(jié)果分析指令取指令…停機(jī)啟動(dòng)程序運(yùn)行,(PC

)+

1PC執(zhí)行指令

1.2MARMMDRIRPCCUOP(IR)Ad(IR)MARMMDRACCPC開復(fù)課件網(wǎng)1.3計(jì)算機(jī)硬件的主要技術(shù)指標(biāo)1.機(jī)器字長(zhǎng)2.運(yùn)算速度CPU

一次能處理數(shù)據(jù)的位數(shù)與

CPU

中的

寄存器位數(shù)

有關(guān)=ni

=1fi

tiTM∑吉普森法主頻每秒執(zhí)行百萬條指令MIPS執(zhí)行一條指令所需時(shí)鐘周期數(shù)CPI每秒浮點(diǎn)運(yùn)算次數(shù)FLOPS開復(fù)課件網(wǎng)221

=

256

KB213

=

1

KB如3.存儲(chǔ)容量主存容量輔存容量存儲(chǔ)單元個(gè)數(shù)

×

存儲(chǔ)字長(zhǎng)字節(jié)數(shù)字節(jié)數(shù)80GB如MARMDR

容量10

816

32存放二進(jìn)制信息的總位數(shù)1.31K=210

1B=23b1GB=230b1

K

×

8位64

K

×

32位開復(fù)課件網(wǎng)第１篇概論1.4本書結(jié)構(gòu)計(jì)算機(jī)開復(fù)課件網(wǎng)1.4本書結(jié)構(gòu)第２篇計(jì)算機(jī)系統(tǒng)的硬件結(jié)構(gòu)計(jì)算機(jī)I/O系統(tǒng)總線存儲(chǔ)器CPU開復(fù)課件網(wǎng)1.4本書結(jié)構(gòu)

CPU內(nèi)部互連ALUCU寄存器中央處理器第３篇CPU計(jì)算機(jī)I/O系統(tǒng)總線存儲(chǔ)器CPU開復(fù)課件網(wǎng)1.4本書結(jié)構(gòu)

CPU內(nèi)部互連ALUCU寄存器中央處理器寄存器和解碼器控制單元排隊(duì)邏輯控制存儲(chǔ)器第４篇CU計(jì)算機(jī)I/O系統(tǒng)總線存儲(chǔ)器CPU開復(fù)課件網(wǎng)第２章計(jì)算機(jī)的發(fā)展及應(yīng)用2.3計(jì)算機(jī)的展望2.2計(jì)算機(jī)的應(yīng)用2.1計(jì)算機(jī)的發(fā)展史開復(fù)課件網(wǎng)2.1計(jì)算機(jī)的發(fā)展史一、計(jì)算機(jī)的產(chǎn)生和發(fā)展1946年美國(guó)ENIAC1955年退役十進(jìn)制運(yùn)算180001500150301500多個(gè)電子管多個(gè)繼電器千瓦噸平方英尺5000次加法／秒用手工搬動(dòng)開關(guān)和拔插電纜來編程開復(fù)課件網(wǎng)世界上第一臺(tái)電子計(jì)算機(jī)ENIAC(1946)2.1開復(fù)課件網(wǎng)硬件技術(shù)對(duì)計(jì)算機(jī)更新?lián)Q代的影響100000000

超大規(guī)模集成電路1978－現(xiàn)在五10000000

大規(guī)模集成電路1972－19771000000

中小規(guī)模集成電路1965－1971

200000

晶體管1958－1964

40000

電子管1946－1957速度

/（次/秒）

硬件技術(shù)

時(shí)間

代三四二一2.1開復(fù)課件網(wǎng)第一臺(tái)vonNeumann系統(tǒng)結(jié)構(gòu)的計(jì)算機(jī)2.1開復(fù)課件網(wǎng)IBMSystem／360

2.1開復(fù)課件網(wǎng)2.1

1.

IBM:BlueGene/L-eServerBlueGene

Solution212992個(gè)CPU最大平均速度478200GFLOPS最快的五臺(tái)超級(jí)計(jì)算機(jī)（截止到2007.11）開復(fù)課件網(wǎng)2.12.IBM:JUGENE-BlueGene/PSolution

65536個(gè)CPU最大平均速度167300GFLOPS

最快的五臺(tái)超級(jí)計(jì)算機(jī)（截止到2007.11）開復(fù)課件網(wǎng)3.SGI:SGIAltixICE82002.114336個(gè)CPU最大平均速度

126900GFLOPS

最快的五臺(tái)超級(jí)計(jì)算機(jī)（截止到2007.11）開復(fù)課件網(wǎng)2.14.HP:EKA-ClusterPlatform3000BL460c

14240個(gè)CPU最大平均速度117900GFLOPS最快的五臺(tái)超級(jí)計(jì)算機(jī)（截止到2007.11）開復(fù)課件網(wǎng)2.1最快的五臺(tái)超級(jí)計(jì)算機(jī)（截止到2007.11）5.HP:ClusterPlatform3000BL460c 13728個(gè)CPU最大平均速度102800GFLOPS開復(fù)課件網(wǎng)2.1最權(quán)威的超級(jí)計(jì)算機(jī)排名的參考網(wǎng)址

開復(fù)課件網(wǎng)二、微型計(jì)算機(jī)的出現(xiàn)和發(fā)展微處理器芯片存儲(chǔ)器芯片1971年8位16位32位64位4位（4004）1970年256位1K位16K位64K位256K位1M位16M位64M位4K位4M位2.1開復(fù)課件網(wǎng)Moore定律Intel公司的締造者之一GordonMoore提出微芯片上集成的晶體管數(shù)目每三年翻兩番2.1開復(fù)課件網(wǎng)Intel公司的典型微處理器產(chǎn)品80808位1974年808616位1979年2.9萬個(gè)晶體管8028616位1982年13.4萬個(gè)晶體管8038632位1985年27.5萬個(gè)晶體管8048632位1989年120.0萬個(gè)晶體管Pentium64位（準(zhǔn)）1993年310.0萬個(gè)晶體管PentiumPro64位（準(zhǔn)）1995年550.0萬個(gè)晶體管PentiumⅡ64位（準(zhǔn)）1997年750.0萬個(gè)晶體管PentiumⅢ64位（準(zhǔn)）1999年950.0萬個(gè)晶體管PentiumⅣ64位2000年4200.0萬個(gè)晶體管2.1

2007年芯片上可集成3

億

5

千萬

個(gè)晶體管預(yù)計(jì)

2010年芯片上可集成8

億

個(gè)晶體管開復(fù)課件網(wǎng)三、軟件技術(shù)的興起和發(fā)展機(jī)器語言面向機(jī)器匯編語言面向機(jī)器高級(jí)語言面向問題FORTRAN科學(xué)計(jì)算和工程計(jì)算PASCAL結(jié)構(gòu)化程序設(shè)計(jì)C＋＋面向?qū)ο驤ava適應(yīng)網(wǎng)絡(luò)環(huán)境1.各種語言2.1開復(fù)課件網(wǎng)2.系統(tǒng)軟件語言處理程序

匯編程序編譯程序解釋程序操作系統(tǒng)

DOSUNIXWindows

服務(wù)性程序

裝配調(diào)試診斷排錯(cuò)數(shù)據(jù)庫(kù)管理系統(tǒng)

數(shù)據(jù)庫(kù)和數(shù)據(jù)庫(kù)管理軟件網(wǎng)絡(luò)軟件2.1開復(fù)課件網(wǎng)3.軟件發(fā)展的特點(diǎn)⑴開發(fā)周期長(zhǎng)⑵制作成本昂貴⑶檢測(cè)軟件產(chǎn)品質(zhì)量的特殊性軟件是程序以及開發(fā)、使用和維護(hù)程序所需要的所有文檔2.1開復(fù)課件網(wǎng)2.2計(jì)算機(jī)的應(yīng)用一、科學(xué)計(jì)算和數(shù)據(jù)處理二、工業(yè)控制和實(shí)時(shí)控制三、網(wǎng)絡(luò)技術(shù)1.電子商務(wù)2.網(wǎng)絡(luò)教育3.敏捷制造開復(fù)課件網(wǎng)四、虛擬現(xiàn)實(shí)五、辦公自動(dòng)化和管理信息系統(tǒng)六、CAD/CAM/CIMS七、多媒體技術(shù)八、人工智能2.2開復(fù)課件網(wǎng)2.3計(jì)算機(jī)的展望一、計(jì)算機(jī)具有類似人腦的一些超級(jí)

智能功能要求計(jì)算機(jī)的速度達(dá)1015/秒二、芯片集成度的提高受以下三方面的限制芯片集成度受物理極限的制約按幾何級(jí)數(shù)遞增的制作成本芯片的功耗、散熱、線延遲開復(fù)課件網(wǎng)三、？替代傳統(tǒng)的硅芯片1.光計(jì)算機(jī)2.DNA生物計(jì)算機(jī)3.量子計(jì)算機(jī)利用光子取代電子進(jìn)行運(yùn)算和存儲(chǔ)通過控制DNA分子間的生化反應(yīng)利用原子所具有的量子特性2.3開復(fù)課件網(wǎng)第３章系統(tǒng)總線3.1總線的基本概念3.2總線的分類3.3總線特性及性能指標(biāo)3.4總線結(jié)構(gòu)3.5總線控制開復(fù)課件網(wǎng)3.1總線的基本概念一、為什么要用總線二、什么是總線三、總線上信息的傳送總線是連接各個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)串行并行開復(fù)課件網(wǎng)四、總線結(jié)構(gòu)的計(jì)算機(jī)舉例1.面向CPU的雙總線結(jié)構(gòu)框圖

中央處理器

CPUI/O總線M總線3.1主存

I/O接口

I/O設(shè)備1

I/O設(shè)備2……I/O接口I/O接口

I/O設(shè)備n開復(fù)課件網(wǎng)單總線（系統(tǒng)總線）2.單總線結(jié)構(gòu)框圖CPU

主存I/O接口

I/O設(shè)備1

I/O設(shè)備2I/O接口…

I/O設(shè)備nI/O接口…3.1開復(fù)課件網(wǎng)3.以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線

主存CPUI/O接口

I/O設(shè)備1…

I/O設(shè)備nI/O接口…存儲(chǔ)總線3.1開復(fù)課件網(wǎng)3.2總線的分類1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部的總線數(shù)據(jù)總線地址總線控制總線雙向與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)單向與存儲(chǔ)地址、I/O地址有關(guān)有出有入計(jì)算機(jī)各部件之間的信息傳輸線存儲(chǔ)器讀、存儲(chǔ)器寫總線允許、中斷確認(rèn)中斷請(qǐng)求、總線請(qǐng)求開復(fù)課件網(wǎng)3.通信總線串行通信總線并行通信總線傳輸方式3.2用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信等）之間的通信開復(fù)課件網(wǎng)3.3總線特性及性能指標(biāo)CPU插板主存插板I/O插板一、總線物理實(shí)現(xiàn)BUS主板開復(fù)課件網(wǎng)1.機(jī)械特性2.電氣特性3.功能特性4.時(shí)間特性二、總線特性尺寸、形狀、管腳數(shù)

及

排列順序傳輸方向和有效的電平范圍每根傳輸線的功能信號(hào)的時(shí)序關(guān)系3.3地址數(shù)據(jù)控制開復(fù)課件網(wǎng)三、總線的性能指標(biāo)1.總線寬度2.標(biāo)準(zhǔn)傳輸率3.時(shí)鐘同步/異步4.總線復(fù)用5.信號(hào)線數(shù)6.總線控制方式7.其他指標(biāo)數(shù)據(jù)線的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）同步、不同步地址線與數(shù)據(jù)線復(fù)用地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)3.3開復(fù)課件網(wǎng)ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模塊系統(tǒng)總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)系統(tǒng)模塊3.3標(biāo)準(zhǔn)界面開復(fù)課件網(wǎng)總線標(biāo)準(zhǔn)數(shù)據(jù)線總線時(shí)鐘帶寬ISA168MHz（獨(dú)立）33MBpsEISA328MHz（獨(dú)立）33MBpsVESA(VL-BUS)3232MHz（CPU）133MBpsPCI326433MHz（獨(dú)立）64MHz（獨(dú)立）132MBps528MBpsAGP3266.7MHz（獨(dú)立）133MHz（獨(dú)立）266MBps533MBpsRS-232串行通信總線標(biāo)準(zhǔn)數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通信設(shè)備（調(diào)制解調(diào)器）之間的標(biāo)準(zhǔn)接口USB串行接口總線標(biāo)準(zhǔn)普通無屏蔽雙絞線帶屏蔽雙絞線最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps

(USB2.0)3.3四、總線標(biāo)準(zhǔn)開復(fù)課件網(wǎng)3.4總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）CPU

主存I/O接口

I/O設(shè)備1

I/O設(shè)備2I/O接口…

I/O設(shè)備nI/O接口…開復(fù)課件網(wǎng)1.雙總線結(jié)構(gòu)具有特殊功能的處理器，由通道對(duì)I/O統(tǒng)一管理通道I/O接口設(shè)備n

……I/O接口設(shè)備0

CPU主存主存總線I/O總線二、多總線結(jié)構(gòu)3.4開復(fù)課件網(wǎng)2.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……3.4開復(fù)課件網(wǎng)3.三總線結(jié)構(gòu)的又一形式3.4局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴(kuò)展總線接口擴(kuò)展總線Modem串行接口SCSI局部I/O控制器主存開復(fù)課件網(wǎng)4.四總線結(jié)構(gòu)多媒體Modem主存擴(kuò)展總線接口局域網(wǎng)SCSICPU串行接口FAX系統(tǒng)總線局部總線高速總線擴(kuò)展總線圖形Cache/橋3.4開復(fù)課件網(wǎng)1.傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例3.4存儲(chǔ)器SCSIⅡ控制器主存控制器ISA、EISA8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz的32位數(shù)據(jù)通路系統(tǒng)總線多媒體高速局域網(wǎng)高性能圖形CPU……Modem開復(fù)課件網(wǎng)2.VL-BUS局部總線結(jié)構(gòu)3.433MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISA、EISA多媒體高速局域網(wǎng)高性能圖形圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器VLBUS……Modem開復(fù)課件網(wǎng)3.PCI總線結(jié)構(gòu)3.4CPU多媒體PCI橋高速局域網(wǎng)高性能圖形圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISA、EISA標(biāo)準(zhǔn)總線控制器SCSIⅡ

控制器存儲(chǔ)器Modem開復(fù)課件網(wǎng)4.多層PCI總線結(jié)構(gòu)PCI總線2存儲(chǔ)器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級(jí)橋第二級(jí)橋第三級(jí)橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲(chǔ)器總線

標(biāo)準(zhǔn)總線CPU3.4開復(fù)課件網(wǎng)3.5總線控制一、總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對(duì)總線有控制權(quán)從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來的總線命令1.基本概念鏈?zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢獨(dú)立請(qǐng)求方式開復(fù)課件網(wǎng)2.鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

－總線忙BR－總線請(qǐng)求BG－總線同意3.5I/O接口1開復(fù)課件網(wǎng)0BS

－總線忙BR－總線請(qǐng)求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址3.計(jì)數(shù)器定時(shí)查詢方式I/O接口13.5計(jì)數(shù)器設(shè)備地址1開復(fù)課件網(wǎng)排隊(duì)器排隊(duì)器4.獨(dú)立請(qǐng)求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－總線同意BR－總線請(qǐng)求3.5開復(fù)課件網(wǎng)二、總線通信控制1.目的2.總線傳輸周期主模塊申請(qǐng)，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤消有關(guān)信息申請(qǐng)分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問題3.5開復(fù)課件網(wǎng)由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式

，沒有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合3.5開復(fù)課件網(wǎng)

讀命令(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時(shí)鐘

地址數(shù)據(jù)3.5開復(fù)課件網(wǎng)數(shù)據(jù)(2)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫命令3.5開復(fù)課件網(wǎng)不互鎖半互鎖全互鎖(3)異步通信3.5主設(shè)備從設(shè)備請(qǐng)求回答開復(fù)課件網(wǎng)(4)半同步通信同步發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號(hào)

接收方用系統(tǒng)時(shí)鐘后沿判斷、識(shí)別3.5（同步、異步結(jié)合）異步允許不同速度的模塊和諧工作

增加一條“等待”響應(yīng)信號(hào)

WAIT開復(fù)課件網(wǎng)以輸入數(shù)據(jù)為例的半同步通信時(shí)序T1主模塊發(fā)地址T2主模塊發(fā)命令…T3從模塊提供數(shù)據(jù)T4從模塊撤銷數(shù)據(jù)，主模塊撤銷命令Tw

當(dāng)為低電平時(shí)，等待一個(gè)TWAITTw

當(dāng)為低電平時(shí)，等待一個(gè)TWAIT3.5開復(fù)課件網(wǎng)

讀

命令WAIT

地址

數(shù)據(jù)3.5

時(shí)鐘總線傳輸周期T1T2TWTWT3T4(4)半同步通信（同步、異步結(jié)合）開復(fù)課件網(wǎng)上述三種通信的共同點(diǎn)一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）主模塊發(fā)地址、命令從模塊準(zhǔn)備數(shù)據(jù)從模塊向主模塊發(fā)數(shù)據(jù)總線空閑3.5占用總線不占用總線占用總線開復(fù)課件網(wǎng)(5)分離式通信充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力主模塊申請(qǐng)占用總線，使用完后即放棄總線的使用權(quán)從模塊申請(qǐng)占用總線，將各種信息送至總線上一個(gè)總線傳輸周期子周期1子周期23.5主模塊開復(fù)課件網(wǎng)1.各模塊有權(quán)申請(qǐng)占用總線分離式通信特點(diǎn)充分提高了總線的有效占用2.采用同步方式通信，不等對(duì)方回答3.各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線4.總線被占用時(shí)，無空閑3.5開復(fù)課件網(wǎng)第４章存儲(chǔ)器4.1概述4.2主存儲(chǔ)器4.3高速緩沖存儲(chǔ)器4.4輔助存儲(chǔ)器開復(fù)課件網(wǎng)4.1概述一、存儲(chǔ)器分類1.按存儲(chǔ)介質(zhì)分類(1)半導(dǎo)體存儲(chǔ)器(2)磁表面存儲(chǔ)器(3)磁芯存儲(chǔ)器(4)光盤存儲(chǔ)器易失TTL、MOS磁頭、載磁體硬磁材料、環(huán)狀元件激光、磁光材料非易失開復(fù)課件網(wǎng)(1)存取時(shí)間與物理地址無關(guān)（隨機(jī)訪問）順序存取存儲(chǔ)器磁帶4.12.按存取方式分類(2)存取時(shí)間與物理地址有關(guān)（串行訪問）隨機(jī)存儲(chǔ)器只讀存儲(chǔ)器直接存取存儲(chǔ)器磁盤在程序的執(zhí)行過程中可讀可寫在程序的執(zhí)行過程中只讀開復(fù)課件網(wǎng)磁盤、磁帶、光盤高速緩沖存儲(chǔ)器（Cache）FlashMemory存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動(dòng)態(tài)RAM3.按在計(jì)算機(jī)中的作用分類4.1開復(fù)課件網(wǎng)高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量?jī)r(jià)格位／1.存儲(chǔ)器三個(gè)主要特性的關(guān)系二、存儲(chǔ)器的層次結(jié)構(gòu)CPUCPU主機(jī)4.1開復(fù)課件網(wǎng)緩存CPU主存輔存2.緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲(chǔ)器10ns20ns200nsms虛地址邏輯地址實(shí)地址物理地址主存儲(chǔ)器4.1（速度）（容量）開復(fù)課件網(wǎng)4.2主存儲(chǔ)器一、概述1.主存的基本組成存儲(chǔ)體驅(qū)動(dòng)器譯碼器MAR控制電路讀寫電路MDR地址總線數(shù)據(jù)總線讀寫……………開復(fù)課件網(wǎng)2.主存和CPU的聯(lián)系MDRMARCPU主存讀數(shù)據(jù)總線地址總線寫4.2開復(fù)課件網(wǎng)

高位字節(jié)地址為字地址

低位字節(jié)地址為字地址設(shè)地址線24根按字節(jié)尋址按字尋址若字長(zhǎng)為16位按字尋址若字長(zhǎng)為32位字地址字節(jié)地址11109876543210840字節(jié)地址字地址4523014203.主存中存儲(chǔ)單元地址的分配4.2224=16M8M4M開復(fù)課件網(wǎng)(2)存儲(chǔ)速度4.主存的技術(shù)指標(biāo)(1)存儲(chǔ)容量(3)存儲(chǔ)器的帶寬主存存放二進(jìn)制代碼的總位數(shù)

讀出時(shí)間寫入時(shí)間存儲(chǔ)器的訪問時(shí)間

存取時(shí)間存取周期讀周期寫周期

連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（讀或?qū)懀┧璧淖钚￠g隔時(shí)間

位/秒4.2開復(fù)課件網(wǎng)芯片容量二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路1K×4位16K×1位8K×8位片選線讀/寫控制線地址線…數(shù)據(jù)線…地址線（單向）數(shù)據(jù)線（雙向）1041411384.2開復(fù)課件網(wǎng)二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路片選線讀/寫控制線地址線…數(shù)據(jù)線…片選線讀/寫控制線（低電平寫高電平讀）（允許讀）4.2CSCEWE（允許寫）WEOE開復(fù)課件網(wǎng)存儲(chǔ)芯片片選線的作用用16K×1位的存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器

32片當(dāng)?shù)刂窞?5535時(shí)，此8片的片選有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位4.2開復(fù)課件網(wǎng)0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015……16×8矩陣………07D07D位線讀/寫選通A3A2A1A0……2.半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1)線選法4.200000,00,7…0…07…D07D讀/寫選通

讀/寫控制電路

開復(fù)課件網(wǎng)A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……(2)重合法4.200000000000,031,00,31……I/OD0,0讀開復(fù)課件網(wǎng)三、隨機(jī)存取存儲(chǔ)器(RAM)1.靜態(tài)RAM(SRAM)(1)靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T~觸發(fā)器5TT6、行開關(guān)7TT8、列開關(guān)7TT8、一列共用A

觸發(fā)器原端T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇4.2T1~T4開復(fù)課件網(wǎng)A′T1

~T4T5T6T7T8A寫放大器寫放大器DIN寫選擇讀選擇讀放位線A位線A′列地址選擇行地址選擇DOUT

①靜態(tài)RAM基本電路的讀

操作行選

T5、T6開4.2T7、T8開列選讀放DOUTVAT6T8DOUT讀選擇有效開復(fù)課件網(wǎng)T1~T4T5T6T7T8A′ADIN位線A位線A′列地址選擇行地址選擇寫放寫放讀放DOUT寫選擇讀選擇

②靜態(tài)RAM基本電路的寫

操作行選T5、T6開兩個(gè)寫放DIN4.2列選T7、T8開（左）

反相T5A′（右）

T8T6ADINDINT7寫選擇有效T1~T4開復(fù)課件網(wǎng)(2)靜態(tài)RAM芯片舉例①Intel2114外特性存儲(chǔ)容量1K×4

位4.2I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel2114…開復(fù)課件網(wǎng)

②Intel2114RAM矩陣(64×64)讀A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組4.2開復(fù)課件網(wǎng)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組00000000004.2

②Intel2114RAM矩陣(64×64)讀開復(fù)課件網(wǎng)第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS00000000004.2

②Intel2114RAM矩陣(64×64)讀150311647326348…………開復(fù)課件網(wǎng)第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0…164832………開復(fù)課件網(wǎng)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0…164832………第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀0163248CSWE開復(fù)課件網(wǎng)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0…164832………第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀150311647326348…………01632480000000000…………開復(fù)課件網(wǎng)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀150311647326348…………01632480…164832………開復(fù)課件網(wǎng)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀150311647326348…………0163248讀寫電路讀寫電路讀寫電路讀寫電路0…164832………開復(fù)課件網(wǎng)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀150311647326348…………0163248讀寫電路讀寫電路讀寫電路讀寫電路0…164832………I/O1I/O2I/O3I/O4開復(fù)課件網(wǎng)A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫開復(fù)課件網(wǎng)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組00000000004.2

③Intel2114

RAM矩陣(64×64)寫開復(fù)課件網(wǎng)第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS00000000004.2

③Intel2114

RAM矩陣(64×64)寫150311647326348…………開復(fù)課件網(wǎng)第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………WECS0…164832………開復(fù)課件網(wǎng)第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼0000000000150311647326348…………I/O1I/O2I/O3I/O40…164832………開復(fù)課件網(wǎng)第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路0…164832………開復(fù)課件網(wǎng)第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路0…164832………開復(fù)課件網(wǎng)第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O40…164832………開復(fù)課件網(wǎng)第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路01632480…164832………開復(fù)課件網(wǎng)ACSDOUT地址有效地址失效片選失效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定高阻(3)靜態(tài)RAM讀時(shí)序tAtCOtOHAtOTDtRC片選有效4.2讀周期

tRC

地址有效下一次地址有效讀時(shí)間

tA

地址有效數(shù)據(jù)穩(wěn)定tCO

片選有效數(shù)據(jù)穩(wěn)定tOTD

片選失效輸出高阻tOHA

地址失效后的數(shù)據(jù)維持時(shí)間開復(fù)課件網(wǎng)ACSWEDOUTDIN(4)靜態(tài)RAM(2114)寫

時(shí)序tWCtWtAWtDWtDHtWR寫周期

tWC

地址有效下一次地址有效4.2寫時(shí)間

tW

寫命令WE

的有效時(shí)間tAW地址有效片選有效的滯后時(shí)間tWR片選失效下一次地址有效tDW數(shù)據(jù)穩(wěn)定

WE失效tDH

WE失效后的數(shù)據(jù)維持時(shí)間開復(fù)課件網(wǎng)DD預(yù)充電信號(hào)讀選擇線寫數(shù)據(jù)線寫選擇線讀數(shù)據(jù)線VCgT4T3T2T11(1)動(dòng)態(tài)RAM基本單元電路2.動(dòng)態(tài)RAM(DRAM)讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流為“1”數(shù)據(jù)線CsT字線DDV010110寫入與輸入信息相同寫入時(shí)CS充電為“1”放電為“0”4.2T3T2T1T無電流有電流開復(fù)課件網(wǎng)單元電路讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D行地址譯碼器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…(2)動(dòng)態(tài)RAM芯片舉例①三管動(dòng)態(tài)RAM芯片(Intel1103)讀00000000000D…004.2單元電路讀寫控制電路…開復(fù)課件網(wǎng)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫4.2開復(fù)課件網(wǎng)111114.2②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…開復(fù)課件網(wǎng)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…11111…4.2②三管動(dòng)態(tài)RAM芯片(Intel1103)寫開復(fù)課件網(wǎng)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……01000111114.2②三管動(dòng)態(tài)RAM芯片(Intel1103)寫開復(fù)課件網(wǎng)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……11111101000114.2②三管動(dòng)態(tài)RAM芯片(Intel1103)寫…開復(fù)課件網(wǎng)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D111110100014.2②三管動(dòng)態(tài)RAM芯片(Intel1103)寫…開復(fù)課件網(wǎng)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D111110100014.2②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路…開復(fù)課件網(wǎng)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D111110100014.2②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路…開復(fù)課件網(wǎng)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D111110100014.2②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路…開復(fù)課件網(wǎng)時(shí)序與控制行時(shí)鐘列時(shí)鐘寫時(shí)鐘

WERASCAS

A'6A'0存儲(chǔ)單元陣列基準(zhǔn)單元行譯碼列譯碼器再生放大器列譯碼器讀出放大基準(zhǔn)單元存儲(chǔ)單元陣列行譯碼

I/O緩存器數(shù)據(jù)輸出驅(qū)動(dòng)數(shù)據(jù)輸入寄存器

DINDOUT~行地址緩存器列地址緩存器③單管動(dòng)態(tài)RAM4116(16K×

1位)外特性4.2DINDOUTA'6A'0~開復(fù)課件網(wǎng)

讀放大器

讀放大器

讀放大器………………………06364127128根行線Cs01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCs④4116(16K×1位)芯片讀

原理

讀放大器

讀放大器

讀放大器……4.263000I/O緩沖輸出驅(qū)動(dòng)OUTD開復(fù)課件網(wǎng)

讀放大器

讀放大器

讀放大器………………………06364127128根行線Cs01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCs…⑤4116(16K×1位)芯片寫

原理數(shù)據(jù)輸入I/O緩沖I/O緩沖DIN讀出放大器

讀放大器4.2630開復(fù)課件網(wǎng)(3)動(dòng)態(tài)RAM時(shí)序

行、列地址分開傳送寫時(shí)序行地址RAS有效寫允許WE有效(高)數(shù)據(jù)

DOUT

有效數(shù)據(jù)

DIN

有效讀時(shí)序4.2行地址RAS有效寫允許WE有效(低)列地址CAS有效列地址CAS有效開復(fù)課件網(wǎng)(4)動(dòng)態(tài)RAM刷新

刷新與行地址有關(guān)①集中刷新（存取周期為0.5

s

）“死時(shí)間率”為128/4000×100%=3.2%“死區(qū)”為0.5

s

×128=64

s

周期序號(hào)地址序號(hào)tc0123871387201tctctctc3999VW01127讀/寫或維持刷新讀/寫或維持3872個(gè)周期（1936

s）

128個(gè)周期（64

s）

刷新時(shí)間間隔（2ms）刷新序號(hào)??????tcXtcY??????4.2以128×128矩陣為例開復(fù)課件網(wǎng)tC=tM

+tR讀寫刷新無“死區(qū)”②

分散刷新（存取周期為1

s

）(存取周期為0.5

s

+0.5

s

)4.2以128

×128矩陣為例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔128個(gè)存取周期…開復(fù)課件網(wǎng)③分散刷新與集中刷新相結(jié)合（異步刷新）對(duì)于128×128的存儲(chǔ)芯片（存取周期為0.5

s

）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)“死區(qū)”“死區(qū)”為0.5

s

若每隔15.6

s

刷新一行每行每隔2ms

刷新一次4.2開復(fù)課件網(wǎng)3.動(dòng)態(tài)RAM和靜態(tài)RAM的比較DRAMSRAM存儲(chǔ)原理集成度芯片引腳功耗價(jià)格速度刷新電容觸發(fā)器高低少多小大低高慢快有無主存緩存4.2開復(fù)課件網(wǎng)四、只讀存儲(chǔ)器（ROM）1.掩模ROM(MROM)行列選擇線交叉處有MOS管為“1”行列選擇線交叉處無MOS管為“0”2.PROM(一次性編程)VCC行線列線熔絲熔絲斷為“0”為“1”熔絲未斷4.2開復(fù)課件網(wǎng)3.EPROM(多次性編程)(1)N型溝道浮動(dòng)?xùn)臡OS電路G柵極S源D漏紫外線全部擦洗D端加正電壓形成浮動(dòng)?xùn)臩與D不導(dǎo)通為“0”D端不加正電壓不形成浮動(dòng)?xùn)臩與D導(dǎo)通為“1”SGDN+N+P基片GDS浮動(dòng)?xùn)?/p>

SiO2+++++___

4.2開復(fù)課件網(wǎng)…控制邏輯Y譯碼X譯碼數(shù)據(jù)緩沖區(qū)Y控制128×128存儲(chǔ)矩陣……PD/ProgrCSA10A7…A6A0……DO0…DO7112…A7A1A0VSSDO2DO0DO1…27162413…VCCA8A9VPPCSA10P