晶圓級封裝課件

晶圓級封裝（WLP）WLP簡介WLP基本工藝WLP的研究進展和發(fā)展趨勢1精選ppt

晶圓級封裝（WaferLevelPackage,WLP)以BGA技術(shù)為基礎(chǔ)，是一種經(jīng)過改進和提高的CSP。有人又將WLP稱為圓片級—芯片尺寸封裝（WLP-CSP）。圓片級封裝技術(shù)以圓片為加工對象，在圓片上同時對眾多芯片進行封裝、老化、測試，最后切割成單個器件，可以直接貼裝到基板或印刷電路板上。它使封裝尺寸減小至IC芯片的尺寸，生產(chǎn)成本大幅度下降。2精選ppt圓片級封裝的優(yōu)勢封裝加工效率高，它以圓片形式的批量生產(chǎn)工藝進行制造；具有倒裝芯片封裝的優(yōu)點，即輕、薄、短、??；圓片級封裝生產(chǎn)設(shè)施費用低，可充分利用圓片的制造設(shè)備，無須投資另建封裝生產(chǎn)線；圓片級封裝的芯片設(shè)計和封裝設(shè)計可以統(tǒng)一考慮、同時進行，這將提高設(shè)計效率，減少設(shè)計費用；圓片級封裝從芯片制造、封裝到產(chǎn)品發(fā)往用戶的整個過程中，中間環(huán)節(jié)大大減少，周期縮短很多，這必將導致成本的降低；圓片級封裝的成本與每個圓片上的芯片數(shù)量密切相關(guān)，圓片上的芯片數(shù)越多，圓片級封裝的成本也越低。圓片級封裝是尺寸最小的低成本封裝。3精選ppt

圓片級封裝技術(shù)的優(yōu)勢使其一出現(xiàn)就受到極大的關(guān)注并迅速獲得巨大的發(fā)展和廣泛的應(yīng)用。在移動電話等便攜式產(chǎn)品中，已普遍采用圓片級封裝型的EPROM、IPD(集成無源器件)、模擬芯片等器件。圓片級封裝技術(shù)已廣泛用于閃速存儲器、EEPROM、高速DRAM、SRAM、LCD驅(qū)動器、射頻器件、邏輯器件、電源/電池管理器件和模擬器件(穩(wěn)壓器、溫度傳感器、控制器、運算放大器、功率放大器)等領(lǐng)域。4精選ppt薄膜再分布技術(shù)一種典型的再分布工藝，最終形成的焊料凸點呈面陣列布局，該工藝中，采用

BCB/PI作為再分布的介質(zhì)層，Cu作為再分布連線金屬，采用濺射法淀積凸點底部金屬層（UBM），絲網(wǎng)印刷法淀積焊膏并回流。5精選ppt圓片級封裝4M工藝流程圖6精選ppt涂布第一層聚合物薄膜（PolymerLayer），以加強芯片的鈍化層（Passivation），起到應(yīng)力緩沖的作用。目前最常用的聚合物薄膜是光敏性聚酰亞胺（Photo-sensitivePolyimide），簡稱PI，是一種負性膠。早期的WLP選用BCB（Benzocyclobutene,苯并環(huán)丁烯）作為重布線的聚合物薄膜，但受制于低機械性能（低斷裂伸長率和拉伸強度）和高工藝成本（需要打底粘合層adhesionpromoter），促使材料商開發(fā)PI和PBO（Polybenzoxazole，聚苯并噁唑）。7精選ppt重布線層（RDL）的目的是對芯片的鋁焊區(qū)位置進行重新布局，使新焊區(qū)滿足對焊料球最小間距的要求，并使新焊區(qū)按照陣列排布。常見的RDL材料是電鍍銅（platedCu）輔以打底的鈦、銅濺射層（SputteredTi/Cu）。RDL對焊區(qū)重新分配布局8精選ppt涂布第二層Polymer，使圓片表面平坦化并保護RDL層。第二層Polymer經(jīng)過光刻后開出新焊區(qū)的位置。最后一道金屬層是UBM（UnderBumpMetalization，球下金屬層），采用和RDL一樣的工藝流程制作。植球。順應(yīng)無鉛化環(huán)保的要求，目前應(yīng)用在WLP的焊料球都是錫銀銅合金。焊料球的直徑一般為250μm。為了保證焊膏和焊料球都準確定位在對應(yīng)的UBM上，就要使用掩模板。焊料球通過掩模板的開孔被放置于UBM上，最后將植球后的硅片推入回流爐中回流，焊料球經(jīng)回流融化與UBM形成良好的浸潤結(jié)合。9精選ppt

凸點制作技術(shù)

凸點制作是圓片級封裝工藝過程的關(guān)鍵工序,它是在晶圓片的壓焊區(qū)鋁電極上形成凸點。圓片級封裝凸點制作工藝常用的方法有多種,每種方法都各有其優(yōu)缺點,適用于不同的工藝要求。要使圓片級封裝技術(shù)得到更廣泛的應(yīng)用,選擇合適的凸點制作工藝極為重要。在晶圓凸點制作中，金屬沉積占到全部成本的50%以上。晶圓凸點制作中最為常見的金屬沉積步驟是凸點下金屬化層（UBM）的沉積和凸點本身的沉積，一般通過電鍍工藝實現(xiàn)。10精選ppt所示為典型的晶圓凸點制作的工藝流程。首先在晶圓上完成UBM層的制作。然后沉積厚膠并曝光，為電鍍焊料形成模板。電鍍之后，將光刻膠去除并刻蝕掉暴露出來的UBM層。最后一部工藝是再流，形成焊料球。11精選ppt

電鍍技術(shù)可以實現(xiàn)很窄的凸點節(jié)距并維持高產(chǎn)率。并且該項技術(shù)應(yīng)用范圍也很廣，可以制作不同尺寸、節(jié)距和幾何形狀的凸點，電鍍技術(shù)已經(jīng)越來越廣泛地在晶圓凸點制作中被采用，成為最具實用價值的方案。電鍍制作凸點的詳細工藝步驟12精選ppt標準WLP（fan-inWLP）是在晶圓未進行切片前，對芯片進行封裝，之后再進行切片分割，完成后的封裝大小和芯片的尺寸相同。近幾年開發(fā)出的擴散式WLP（fan-outWLP）則是基于晶圓重構(gòu)技術(shù)，將芯片重新布置到一塊人工晶圓上，然后按照與標準WLP工藝類似的步驟進行封裝，得到的封裝面積要大于芯片面積。圓片級封裝的研究進展13精選ppt第一種是ballonI/O結(jié)構(gòu)，如圖(a)所示。這種工藝和典型的倒裝工藝相類似。焊球通過焊點下金屬層與鋁盤直接相連

圖(a）或者通過再布線層（redistributionlayer,RDL）與Si芯片直接相連（圖(a)2）。通常情況下，這種結(jié)構(gòu)限制在焊球間距為0.5mm的6×6陣列結(jié)構(gòu)，以滿足熱循環(huán)可靠性的要求。不同的WLP結(jié)構(gòu)14精選ppt第二種結(jié)構(gòu)如圖(b)所示，焊球置于在RDL層上，并通過2層聚合物介質(zhì)層與Si芯片相連，此種結(jié)構(gòu)中沒有焊點下金屬層。兩層聚合物層作為鈍化和再布線層。這種結(jié)構(gòu)不同于第一種結(jié)構(gòu)，盡管兩種結(jié)構(gòu)均有再布線層。如圖b所示，高分子介電薄膜層置于焊球和硅襯底。這種高分子層能夠作為緩沖層來降低由于溫度變化所引起的PCB和硅的熱失配產(chǎn)生的熱-機械應(yīng)力。這種WLP結(jié)構(gòu)能拓展到間距為0.5mm的12×12焊球陣列。不同的WLP結(jié)構(gòu)15精選ppt第三種WLP結(jié)構(gòu)如圖(c)所示，是在圖（b)結(jié)構(gòu)的基礎(chǔ)上，添加了UBM層。由于添加了這種UBM層，相應(yīng)增加了制造成本。這種UBM能稍微提高熱力學性能。圖（d）所示的第四種WLP結(jié)構(gòu)，采用了銅柱結(jié)構(gòu)，首先電鍍銅柱，接著用環(huán)氧樹脂密封。16精選ppt擴散式WLP（fan-out

WLP）

扇出WLP，(12×12)

扇出WLP截面的SEM顯微照片17精選ppt擴散式WLP采用晶圓重構(gòu)技術(shù)，其工藝過程如圖所示：首先在一塊層壓載板上布貼片膠帶，載板通常選用人工晶圓，載板上的膠帶則起到固定芯片位置和保護芯片有源面的作用；然后將測試良好的芯片（KGD）面向下重新粘貼到一塊載板上，芯片之間的距離決定了封裝時擴散面積的大小，可以根據(jù)需要自由控制；接著用模塑料對芯片以及芯片之間的空隙進行覆蓋填充，再將載板和膠帶從系統(tǒng)中分離，載板可以重復利用；最后就可以進行RDL和焊球工藝步驟。18精選ppt擴散式WLP的典型應(yīng)用是嵌入式晶圓級球柵陣列(embeddedwaferlevelballgridarray，eWLB)。19精選ppt扇出WLP封裝的優(yōu)點20精選pptWLP在3D疊層封裝中的應(yīng)用3D疊層封裝在縮短互聯(lián)長度、減小形狀因數(shù)、提高電性能等方面有著很大的優(yōu)勢。WLP應(yīng)用于3D封裝采用倒裝凸點和RDL技術(shù)，可以實現(xiàn)圓片級互聯(lián)，提高互聯(lián)密度。硅通孔（TSV）技術(shù)應(yīng)用于WLP-3D封裝是實現(xiàn)垂直互聯(lián)的關(guān)鍵，它有著提高集成度、減小互聯(lián)長度、提高信號速度、降低功耗等優(yōu)點，同時還可以在一個封裝中實現(xiàn)存儲器、專用IC、處理器等多功能集成封裝。21精選pptTSV一般采用Cu填充。由于Cu和Si的熱膨脹系數(shù)不同，TSV在熱循環(huán)過程中存在著熱機械可靠性問題。高密度的TSV，要進行通孔的完全填充；中等密度的TSV，為提高可靠性、節(jié)省工藝時間和降低成本，不采用銅的完全填充，而是用電化學沉積電鍍薄層銅襯里以保證電學連接，剩余的部分則采用聚合物填充。22精選ppt目前WLP的發(fā)展有2個主要的趨勢。一個是通過減少WLP的層數(shù)以降低工藝成本，縮短工藝時間，主要是針對I/O少、芯片尺寸小的產(chǎn)品。其結(jié)構(gòu)是從上述的4M結(jié)構(gòu)派生出來，主要分為3M和2M的結(jié)構(gòu)。另一個發(fā)展方向是通過一些新材料的應(yīng)用來提高WLP性能和可靠度。主要是針對I/O多、芯片尺寸大的產(chǎn)品。比如上文所提到的，錫