《半導(dǎo)體集成電路》電子教案

《半導(dǎo)體集成電路》

課程教學(xué)

教案

山東大學(xué)信息科學(xué)與工程學(xué)院

電子科學(xué)與技術(shù)教研室（微電）

張新

課程總體介紹：

1.教材：選用上?？萍汲霭嫔绯霭娴?，由電子工業(yè)部教材辦公

室組織編寫的高等學(xué)校教材《半導(dǎo)體集成電路》一書。該教

材參考教學(xué)學(xué)時為120學(xué)時。

2.目前實際教學(xué)學(xué)時數(shù)：課內(nèi)66+實驗6,共計72學(xué)時。

3.教學(xué)內(nèi)容：（按72學(xué)時刪減）

第一篇雙極型邏輯集成電路26學(xué)時

第一章集成電路的寄生效應(yīng)（含序論）7學(xué)時

第二章TTL集成電路12學(xué)時

第三章TTL中大規(guī)模集成電路3學(xué)時

第四章TTL電路版圖設(shè)計4學(xué)時

第二篇MOS邏輯集成電路26學(xué)時

有關(guān)MOS管+前言3學(xué)時

第六章nMOS邏輯集成電路9學(xué)時

第七章CMOS集成電路8學(xué)時

第八章動態(tài),準靜態(tài)MOS電路簡介2學(xué)時

第九章MOS集成電路版圖設(shè)計4學(xué)時

第三篇模擬集成電路20學(xué)時

第十一章模擬集成電路中的特殊元件8學(xué)時

第十二章模擬集成電路中的基本單元9學(xué)時

第十三章集成運算放大器簡介3學(xué)時

課程教案：

序言1學(xué)時

內(nèi)容:1集成電路

1.1集成電路定義

1.2集成電路特點

1.3集成電路分類

2半導(dǎo)體集成電路

2.1半導(dǎo)體集成電路分類

2.2有關(guān)半導(dǎo)體集成電路的集成度

2.3半導(dǎo)體集成電路的優(yōu)缺點

3課程內(nèi)容介紹及參考書

課程重點：介紹了何謂集成電路，集成電路是如何分類的（即可分為膜

集成電路.半導(dǎo)體集成電路和混合集成電路），集成電路有何特點；介

紹了何謂半導(dǎo)體集成電路，半導(dǎo)體集成電路的分類（即按照電路中晶體

管的導(dǎo)電載流子狀況分類，可分為雙極型集成電路和單極型集成電路兩

種；按照電路工作性質(zhì)分類，可分為數(shù)字集成電路和模擬集成電路兩

種），半導(dǎo)體集成電路的重要概念-集成度，以及半導(dǎo)體集成電路的優(yōu)

點（即體積小重量輕；技術(shù)指標先進可靠性高以及便于大批量生產(chǎn)和成

本低等）。最后給出了課程總體內(nèi)容介紹，并給出了有關(guān)參考書。

課程難點：有關(guān)半導(dǎo)體集成電路的定義，不同方法的分類；有關(guān)半導(dǎo)體

集成電路集成度的兩種定義方法，以及半導(dǎo)體集成電路的最突出的優(yōu)

點。

基本概念：

1集成電路-將某一電路所需的若干元器件（晶體管；二極管；電阻和

電容）均制作于一個（或幾個）基片上，通過布線連接構(gòu)成的完整電

路。

2膜集成電路-由金屬和金屬合金薄膜以及半導(dǎo)體薄膜制成元器件，布

線連接構(gòu)成的集成電路。

3半導(dǎo)體集成電路-以半導(dǎo)體（硅）單晶為基片，以外延平面工藝為基

礎(chǔ)工藝，將構(gòu)成電路的各元器件制作于同一基片上，布線連接構(gòu)成的功

能電路。

4混合集成電路（組合集成電路）-由半導(dǎo)體集成電路，膜集成電路和

分離元件中至少兩種構(gòu)成的集成電路。

5雙極型集成電路-由一般平面雙極晶體管構(gòu)成的集成電路，其載流子

為電子和空穴。

6單極型集成電路（MOS集成電路）-由MOS場效應(yīng)管構(gòu)成的集成電

路，其導(dǎo)電載流子僅有電子（或空穴）一種。

7數(shù)字集成電路-處理數(shù)字量信號的集成電路。數(shù)字量指以某一最小單

元作不連續(xù)變化的量。

8模擬集成電路-處理模擬量信號的集成電路。模擬量指能夠連續(xù)變化

的量。

9集成電路的集成度-單位面積芯片上最多可容納的元器件個數(shù)。單

位；元器件個數(shù)/平方毫米。

10集成電路的規(guī)模-以單個芯片上最多可容納的元器件個數(shù)為劃分依

據(jù)。單位；元器件個數(shù)/單芯片。

基本要求：掌握集成電路的定義及分類；半導(dǎo)體集成電路的定義及分

類；了解半導(dǎo)體集成電路的應(yīng)用場合；知道以規(guī)模定義的半導(dǎo)體集成電

路的集成度以及集成度定義的擴展。

課程參考書目及要求：

對雙極型部分：

1器件原理部分：

書目：《半導(dǎo)體物理》已開過課程；

《晶體管原理》與本課程同期開課：

《半導(dǎo)體器件物理》同名書目。

要求：熟悉晶體管單結(jié)特性及相關(guān)公式；熟悉晶體管雙結(jié)特性及部分相

關(guān)公式：熟悉晶體管瞬態(tài)（頻率）特性。

2工藝原理部分：

書目：《半導(dǎo)體器件工藝原理》77年統(tǒng)編教材；

《超大規(guī)模集成電路技術(shù)基礎(chǔ)》99年由電子工業(yè)出版社出版；

《集成電路制造技術(shù)》與本課程同期開課。

要求：熟悉pn結(jié)形成的工藝原理及平面結(jié)工藝結(jié)構(gòu)；熟悉pn結(jié)形成時

的工藝影響因素；熟悉常規(guī)集成電路工藝剖面結(jié)構(gòu)以及各電性區(qū)的作

用，集成電路制造帶來的各種寄生。

3電路及集成電路構(gòu)成基礎(chǔ)知識部分：

書目：《電子技術(shù)基礎(chǔ)》己開過課程；

《數(shù)字集成電路》已開過課程；

《模擬集成電路》已開過課程。

要求：熟悉各種門電路的基本線路構(gòu)成；熟悉構(gòu)成各種門電路的各種基

本元器件；熟悉各種門電路的基本工作原理；熟悉各種門電路的組合；

熟悉各種二進制規(guī)則及邏輯關(guān)系的變換。

MOS集成電路部分：

書目：〈晶體管原理〉第八章場效應(yīng)晶體管；

〈單極型晶體管〉。

要求：熟悉MOS晶體管結(jié)構(gòu)；熟悉MOS晶體管工作原理；熟悉MOS

晶體管類型及不同工作條件下的特性；熟悉MOS晶體管各種電流-電壓

系O

第一篇雙極型邏輯集成電路《26學(xué)時》

第一章集成電路的寄生效應(yīng)（6學(xué)時）

§1.1集成電路的特殊工藝及結(jié)構(gòu)1學(xué)時

內(nèi)容：1典型pn結(jié)隔離工藝

1.1pn結(jié)隔離工藝的工藝流程

1.2典型pn結(jié)隔離的實現(xiàn)及埋層作用

1.3pn結(jié)隔離結(jié)構(gòu)形成的說明

2介質(zhì)隔離工藝

2.1介質(zhì)隔離工藝的工藝流程

2.2介質(zhì)隔離工藝中晶體管和電阻的結(jié)構(gòu)剖圖

2.3介質(zhì)隔離工藝的工藝特點

3pn結(jié)-介質(zhì)混合隔離

3.1pn結(jié)-介質(zhì)混合隔禺剖面結(jié)構(gòu)

3.2pn結(jié)-介質(zhì)混合隔離結(jié)構(gòu)特點

課程重點:本節(jié)主要介紹了雙極型邏輯集成電路制造中常用的典型pn結(jié)

隔離工藝以及補充了性能更優(yōu)越的介質(zhì)隔離和pn結(jié)-介質(zhì)混合隔離工藝,

對三種工藝的工藝流程和工藝剖面結(jié)構(gòu)分別作了介紹，并對三種工藝的

工藝特點作了對比。其中最重要的是典型的pn結(jié)隔離的工藝內(nèi)容，這

仍然是雙極型邏輯集成電路制造中最最常用的隔離工藝，因為該工藝與

常規(guī)平面制造工藝相容性最好。對三種工藝所制造的埋層的結(jié)構(gòu)做了介

紹，并介紹了埋層所起到的兩個作用，即解決了正面連線造成的集電極

串聯(lián)電阻增大的問題，又解決了器件功率特性和頻率特性對材料要求的

矛盾。強調(diào)了常規(guī)pn結(jié)隔離是如何從工藝上實現(xiàn)的，即隔離擴散的各

擴散區(qū)均必須擴穿外延層而與p襯底連通（或稱各隔離墻均有效）；強

調(diào)了常規(guī)pn結(jié)隔離集成電路在使用時是如何給予電性保證的，即p襯

底接電路最低電位（保證隔離pn結(jié)二極管處于反向偏置）。

課程難點：三種隔離方法是如何達到使半導(dǎo)體集成電路中各元器件在電

性能上達到絕緣隔離的；三種工藝中制造的埋層在集成電路中作用的原

理；pn結(jié)隔離是如何工藝實現(xiàn)的，如何在使用時給予電性保證的。

基本概念：

1pn結(jié)隔離-利用反向pn結(jié)的大電阻特性實現(xiàn)集成電路中各元器件間電

性隔離方法。

2介質(zhì)隔離-使用絕緣介質(zhì)取代反向pn結(jié)，實現(xiàn)集成電路中各元器件間

電性隔離方法。

3混合隔離-在實現(xiàn)集成電路中各元器件間電性隔離時，既使用了反向

pn結(jié)的大電阻特性又使用了絕緣介質(zhì)電性絕緣性質(zhì)的方法。

基本要求：了解三種隔離方法各自的工藝流程，流程中重點工序的工藝

方法和工藝特點。了解三種隔離方法各自的隔離特點和隔離性能對比，

特別是隔離結(jié)構(gòu)帶來的有源寄生和無源寄生性能的對比。著重掌握典型

pn結(jié)隔離的工藝流程和各工序的作用，了解典型pn結(jié)隔離集成電路的

pn結(jié)隔離是如何工藝實現(xiàn)的，如何在使用時給予電性保證的；清楚的

知道埋層是如何制造的，埋層有何特點，埋層在半導(dǎo)體集成電路結(jié)構(gòu)中

有何作用以及埋層制造質(zhì)量對集成電路電性的能影響。

§1.2集成電路中元器件的結(jié)構(gòu)和寄生效應(yīng)1學(xué)時

內(nèi)容：1集成電路中npn管結(jié)構(gòu)帶來的寄生效應(yīng)

1.1典型pn結(jié)隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng)

1.2pn-介質(zhì)混合隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng)

1.3介質(zhì)隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng)

2集成電路中電阻結(jié)構(gòu)帶來的寄生效應(yīng)

2.1典型pn結(jié)隔離結(jié)構(gòu)中電阻的結(jié)構(gòu)特點

2.2引入的寄生器件

2.3電路中電阻的使用特點

2.4集成電路中電阻結(jié)構(gòu)引入的寄生電容

3集成電路中典型倒相器引入的寄生效應(yīng)

3.1集成倒相器的構(gòu)成及其寄生

3.2去除有源寄生的措施

課程重點：本節(jié)主要介紹了常規(guī)集成電路制造中典型元件-基區(qū)擴散電

阻制造帶來的寄生效應(yīng)，它在集成電路中的典型工藝剖面結(jié)構(gòu)為三層二

結(jié)結(jié)構(gòu)；典型器件npn管制造帶來的寄生效應(yīng)，它在集成電路中的典型

工藝剖面結(jié)構(gòu)為四層三結(jié)結(jié)構(gòu)；典型倒相器制造帶來的寄生效應(yīng)，它應(yīng)

含有電阻制造帶來的寄生和npn管制造帶來的寄生。這些寄生均分為有

源寄生效應(yīng)和無源寄生效應(yīng)，有源寄生效應(yīng)影響集成電路的直流特性和

瞬態(tài)特性，是極其有害的；而無源寄生僅影響電路的瞬態(tài)特性。本節(jié)重

點是npn管制造帶來的寄生效應(yīng)，其有源寄生-寄生晶體管對集成電路

性能帶來的不良影響。介紹了如何從工藝上采取措施消除這種有源寄生

的影響，所采取的工藝措施是在npn管集電區(qū)摻金（相當于在pnp管基

區(qū)摻金）和在npn管集電區(qū)設(shè)置高濃度n型埋層（影響pnp管基區(qū)性

質(zhì)），它們的作用原理是：摻金的作用，使pnp管基區(qū)中高復(fù)合中心數(shù)

增加，少數(shù)載流子在基區(qū)復(fù)合加劇，由于非平衡少數(shù)載流子不可能到達

集電區(qū)從而使pnp管電流放大系數(shù)大大降低。埋層的作用有兩個，其

一，埋層的下反擴散導(dǎo)致pnp管基區(qū)寬度增加，非平衡少數(shù)載流子基區(qū)

渡越時間增長，非平衡少數(shù)載流子在基區(qū)的復(fù)合率增大，從而使pnp管

電流放大系數(shù)降低；其二，埋層的上反擴散導(dǎo)致pnp管基區(qū)摻雜濃度增

大，基區(qū)方塊電阻減小，由晶體管原理可知，這將導(dǎo)致發(fā)射效率下降從

而使pnp管電流放大系數(shù)降低，綜上所述，各作用的結(jié)果使寄生p叩管

的電流放大系數(shù)降至0.01以下，則有源寄生轉(zhuǎn)變?yōu)闊o源寄生，僅體現(xiàn)

為勢壘電容的性質(zhì)。

課程難點：集成電阻制造.集成晶體管的制造.集成倒相器的制造在集成

電路中實際帶來的無源寄生-電容；有源寄生-晶體管均將參與電路工

作。由集成電阻和集成晶體管在集成電路中可能工作狀態(tài)的分析，集成

晶體管結(jié)構(gòu)將帶來有源寄生，從而影響集成電路的直流工作性能。因

止匕，需盡可能采取各種工藝措施來消除這種有源寄生的影響。

基本概念：

1埋層的上反擴散-在工藝制造過程中的各高溫條件下，在濃度梯度的作

用下，高濃度的n型埋層向低濃度的n型外延層的擴散。

2埋層的下反擴散-在工藝制造過程中的各高溫條件下，在濃度梯度的作

用下，高濃度的n型埋層向低濃度的p型襯底的擴散。

3典型集成電阻的三層二結(jié)結(jié)構(gòu)-指p型擴散電阻區(qū)-n型外延層-p型襯底

三層，以及三層之間的兩個pn結(jié)這樣的工藝結(jié)構(gòu)。

4典型集成晶體管的四層三結(jié)結(jié)構(gòu)-指npn管的高濃度n型擴散發(fā)射區(qū)-

npn管的p型擴散基區(qū)-n型外延層（npn管的集電區(qū)）-p型襯底四層，

以及四層之間的三個pn結(jié)這樣的工藝結(jié)構(gòu)。

5有源寄生-存在寄生晶體管的現(xiàn)象，可為寄生pnp管（襯底參與構(gòu)成的

pnp管），也可為寄生npn管（多發(fā)射極輸入晶體管各發(fā)射區(qū)與基區(qū)構(gòu)

成的npn管）。

6無源寄生-存在寄生元件的現(xiàn)象，可為寄生電容，也可為寄生電阻。

基本要求：了解集成電路制造中的特有工藝結(jié)構(gòu)隔離島和隔離墻的形

成，知道隔離結(jié)構(gòu)的存在會使集成元器件制造時帶來寄生效應(yīng)，而寄生

效應(yīng)分為產(chǎn)生有源寄生器件和產(chǎn)生無源寄生元件兩種情況。當工藝條件

或電性條件滿足時，有源寄生可以轉(zhuǎn)變?yōu)闊o源寄生。在三種隔離結(jié)構(gòu)

中，集成元器件的制造所引入的寄生效應(yīng)種類不同，且強弱不同的分

析，知道三種隔離結(jié)構(gòu)寄生特點的區(qū)別。掌握在集成電路制造和使用

中，如何去除集成元器件結(jié)構(gòu)帶入的有源寄生效應(yīng)，使有源寄生變?yōu)闊o

源寄生。了解集成電阻和集成npn管在集成電路中的電性等效結(jié)構(gòu)和工

藝剖面結(jié)構(gòu)，進而了解由它們構(gòu)成集成倒相器時，各自的寄生是如何影

響倒相器的電性能的，知道如何去除集成倒相器制造中產(chǎn)生的有源寄

生。

§1.3多結(jié)晶體管的埃伯斯-莫爾模型2學(xué)時

內(nèi)容：1理想二極管的模型

1.1pn結(jié)二極管的V-I特性

1.2pn結(jié)二極管的V-I特性分析

1.3典型硅pn結(jié)二極管的V-I特性

1.4理想pn結(jié)模型

2雙結(jié)晶體管的E-M模型

2.1雙結(jié)晶體管的結(jié)構(gòu)及電流定義

2.2注入型E-M模型

2.3其它模型

3四層三結(jié)結(jié)構(gòu)npn管的E-M模型

3.1集成電路中npn管的四層三結(jié)結(jié)構(gòu)及分析

3.2四層三結(jié)結(jié)構(gòu)中的電流分析

3.3四層三結(jié)結(jié)構(gòu)的E-M模型

4摻金電路中晶體管的瞬態(tài)模型

4.1四層三結(jié)結(jié)構(gòu)的瞬態(tài)模型

4.2摻金電路的瞬態(tài)摸型

課程重點：本節(jié)開始介紹了簡單的硅二極管的伏安特性，從硅二極管的

電流電壓關(guān)系公式，分析了它的正向特性和反向特性，由正向特性分析

中可知，此時電流的大小除了與結(jié)上的正向電壓有關(guān)外還與結(jié)兩側(cè)攙雜

濃度有關(guān)，從公式分析中表明，應(yīng)與攙雜濃度小的一側(cè)雜質(zhì)濃度有關(guān)，

從硅二極管的伏安特性曲線進而討論了它的理想情況，引出了理想pn

結(jié)模型。由單結(jié)模型擴展到雙結(jié)晶體管E-M模型,從兩種結(jié)構(gòu)進行了分

析，一種是當基區(qū)足夠?qū)挄r，表現(xiàn)為兩個互不干擾的pn結(jié)二極管結(jié)

構(gòu)，這時可用單結(jié)模型分析兩結(jié)各自的伏安特性；另一種是當基區(qū)足

夠薄時，這時必須考慮兩結(jié)的互作用，伏安特性分析可知，兩結(jié)的結(jié)電

流中除了各自的注入電流外還與相鄰結(jié)注入電流被本結(jié)吸收的部分有關(guān)

系，雙結(jié)晶體管E-M模型是以后一種情況為依據(jù)建立的。進而又擴展

到集成電路中的實際晶體管的四層三結(jié)結(jié)構(gòu)的E-M模型，電路分析可

知，一是多了一個pn結(jié)，二是認為npn管基區(qū)足夠薄同時寄生pnp管

基區(qū)（n型外延層）也足夠薄，這樣各結(jié)均要考慮相鄰結(jié)的互作用，據(jù)

此建立了四層三結(jié)結(jié)構(gòu)晶體管的E-M模型。其中，重點是四層三結(jié)結(jié)

構(gòu)的E-M模型。在該模型中清晰的看到，由于寄生pn結(jié)的引入產(chǎn)生了

寄生晶體管，而該寄生晶體管可影響集成電路的電性能，包括影響直流

特性和瞬態(tài)特性。因為不希望寄生影響集成電路的直流特性，則根據(jù)上

節(jié)的結(jié)論討論了如何消除這種有源寄生的影響，建立了摻金電路的瞬態(tài)

模型，該電路模型采取了如下措施：npn管集電區(qū)摻金；npn管集電區(qū)

設(shè)置高濃度n型埋層；p型襯底的電極S極接電路最低電位，因此，該

電路模型消除了有源寄生，去除了部分無源寄生。

課程難點：集成電路中晶體管的四層三結(jié)結(jié)構(gòu)的直流E-M模型和瞬態(tài)

E-M模型的建立，該二模型的電流和電壓分析，在該二模型中，有源

寄生是如何影響集成電路直流特性和瞬態(tài)特性的分析。在應(yīng)用其直流特

性時，怎樣可消除有源寄生的影響；而采用摻金工藝又如何可以簡化瞬

態(tài)模型。

基本概念：

1al晶體管反向運用時共基極短路電流增益。

2ar-晶體管正向運用時共基極短路電流增益。

3注入型E-M模型-電路的端電流是以結(jié)的注入電流表述的。

4傳輸型E-M模型-電路的端電流是以晶體管的少數(shù)載流子正向傳輸電

流及晶體管的少數(shù)載流子反向傳輸電流表述的。

5結(jié)電流-在E-M模型中流過結(jié)的電流，其大小與結(jié)電壓有關(guān)，有方向

性。

6端電流-在E-M模型中的外端口流過的電流，是相關(guān)結(jié)電流的綜合，

也具有方向性。

基本要求：了解單結(jié)和雙結(jié)結(jié)構(gòu)的E-M模型，進而了解四層三結(jié)結(jié)構(gòu)

的E-M模型，清楚注入型E-M模型與其它類模型定義和本質(zhì)上的區(qū)

別。熟悉四層三結(jié)結(jié)構(gòu)的直流E-M模型以及如何消除該模型中有源寄

生的方法；了解四層三結(jié)結(jié)構(gòu)的瞬態(tài)E-M模型，知道模型中影響瞬態(tài)

特性的因素和集成電路制造中可能引入的影響瞬態(tài)特性的因素。熟悉直

流模型V-I特性的電流和電壓分析，熟知電流電壓公式；熟知各種結(jié)構(gòu)

的E-M方程。

§1.4集成電路中晶體管有源寄生效應(yīng)1學(xué)時

內(nèi)容：1npn管工作于反向有源區(qū)

1.1npn管及寄生pnp管的工作狀態(tài)

1.2工作狀態(tài)分析

1.3寄生pnp管對npn管電性影響的結(jié)論

1.4采用工藝措施減小寄生pnp管的影響

2npn管工作于飽和區(qū)

2.1npn管及寄生pnp管的工作狀態(tài)

2.2工作狀態(tài)分析

2.3集成電路中npn管的飽和分析

課程重點：當npn管集電結(jié)正向偏置時，寄生pnp管正向有源放大，則

寄生pnp管將影響npn管的電性能，進而影響集成電路的電性能。本節(jié)

重點介紹了npn管集電結(jié)可能正向偏置的兩種情況，即npn管處于反向

工作狀態(tài)或飽和工作狀態(tài)。在上述兩種狀態(tài)下，寄生pnp管正向放大，

為有源寄生。因此，著重討論了工作于上述兩種工作狀態(tài)下的npn管的

電性能受到的有源寄生的所有影響。當npn管處于反向有源工作狀態(tài)

時，通過電路分析和E-M方程分析可知：此時寄生pnp管正向有源放

大，使得npn管中一部分“發(fā)射極”電流經(jīng)過寄生pnp管集電結(jié)流失，

這是npn管處于反向有源工作狀態(tài)時寄生pnp管對npn管性能進而對集

成電路性能造成的影響。當npn管處于飽和工作狀態(tài)時，通過電路分析

和E-M方程分析可知：此時寄生pnp管正向有源放大，使得npn晶體

管的飽和壓降VCES下降，這是npn管處于飽和工作狀態(tài)時寄生p叩管對

npn管性能進而對集成電路性能造成的影響。

課程難點：在雙極型集成電路應(yīng)用時，集成電路中npn管的工作狀態(tài)對

有源寄生的影響很大。當npn管工作于正向放大態(tài)或截止態(tài)時，使得寄

生pnp管的發(fā)射結(jié)（npn管的集電結(jié)）反向偏置，而電路應(yīng)用時其集電

結(jié)（襯底結(jié)）必然反偏，這使寄生管失去電性放大作用而體現(xiàn)為無源寄

生；當npn管反向有源或飽和工作時，寄生pnp管的發(fā)射結(jié)（npn管的

集電結(jié)）正向偏置，而其集電結(jié)必然反偏，寄生pnp管為正向有源放

大，它將參與npn管的電性工作。則判定npn管的工作狀態(tài)是重要的。

對綜合分析帶有有源寄生管的npn管電性能，進而分析集成電路的電性

能也是重要的。

基本要求：了解集成電路中寄生pnp管與電路中npn管有何關(guān)系，會分

析為何npn管處于反向有源或飽和工作狀態(tài)時會使寄生pnp管正向有源

放大導(dǎo)通，會對.npn管電性能進而對集成電路電性能帶來影響。了解上

述兩種狀態(tài)下npn管的受寄生管影響的模型及其E-M方程；清楚在npn

管處于反向有源或飽和工作狀態(tài)時，寄生pnp管會對npn管電性能進而

對集成電路電性能帶來怎樣的影響；知道如何去除和減輕上述兩狀態(tài)下

的寄生pnp管的有源寄生影響。了解集成電路中npn管飽和工作特性，

知道其飽和程度的界定，并了解集成電路中晶體管與分離晶體管飽和時

的不同。

§1.5集成電路中的寄生電容1學(xué)時

內(nèi)容：1各種pn結(jié)工作狀態(tài)下結(jié)電容的求取

1.1固定反偏電壓下pn結(jié)電容G（V）（結(jié)電壓V小于零，且固

定）

1.2正偏電壓下pn結(jié)電容Ci（結(jié)電壓V大于零，固定或變化）

1.3零偏電壓下pn結(jié)電容C“>（結(jié)電壓V等于零）

1.4變化反偏電壓下pn結(jié)電容C」（V）（結(jié)電壓V小于零，且變

化）

2計算舉例

2.1求取結(jié)電容步驟

2.2說明

2.3舉例：簡易TTL與非門各結(jié)電容的計算

課程重點：集成電路中的無源寄生將影響集成電路的瞬態(tài)特性，而無源

寄生元件主要是寄生結(jié)電容。pn結(jié)電容的大小與結(jié)的結(jié)構(gòu)和所處的狀

態(tài)有關(guān)，即與pn結(jié)上所加的偏壓有關(guān)；與pn結(jié)的面積有關(guān)；且與pn

結(jié)面是側(cè)面還是底面有關(guān)。因此，在考慮計算寄生結(jié)電容時，必須和

pn結(jié)的實際結(jié)構(gòu)結(jié)合起來，還必須和pn結(jié)在某個瞬態(tài)過程中實際電性

狀態(tài)變化結(jié)合起來。

課程難點：分清各種偏壓下的pn結(jié)的狀態(tài)，應(yīng)用合適的pn結(jié)電容公

式。其中，分析和判定在某一電性過程中pn結(jié)上所處的偏壓狀態(tài)是重

要的，特別是結(jié)處于變化反偏狀態(tài)時，且pn結(jié)兩側(cè)電壓均變化的情況

尤要注意；另外，在pn結(jié)的面積計算時，注意其側(cè)面積為四分之一圓

柱面積，這是由于擴散形成電性區(qū)時存在橫向擴散所致。

基本要求：掌握各種偏壓下的pn結(jié)電容求取公式，能夠分析在某個電

性過程中，pn結(jié)上的偏壓狀態(tài)如何，是固定的還是變化的，是零偏.正

偏.反偏還是三種狀態(tài)都發(fā)生了。熟悉結(jié)電容的求取方法，能熟練的應(yīng)

用結(jié)電容求取公式求得各種偏壓下的pn結(jié)電容。

第一章：集成電路的寄生效應(yīng)（含序言）作業(yè)

補充思考題5題+課本習(xí)題5題

第二章：TTL集成電路（12學(xué)時）

§2.1雙極門電路的發(fā)展1學(xué)時

內(nèi)容：1基本邏輯門電路

1.1完成邏輯和的電路-或門

1.2完成邏輯乘的電路-與門

1.3完成邏輯否定的電路-非門

1.4復(fù)合門

2雙極門電路的發(fā)展

2.1DCTL電路（直接耦合晶體管邏輯電路）

2.2RTL和RCTL電路（電阻晶體管和阻容晶體管邏輯電路）

2.3DTL電路（二極管-晶體管邏輯電路）

2.4TTL電路（晶體管-晶體管邏輯電路）

課程重點：本節(jié)介紹了構(gòu)成邏輯集成電路的各種基本門電路，介紹了雙

極門電路的發(fā)展，從早期邏輯門直到當今廣泛應(yīng)用的TTL邏輯門電

路，其中，DTL邏輯電路和TTL邏輯電路是課程重點。尤其要注意，

DTL邏輯電路和TTL邏輯電路性能上的區(qū)別，以及TTL邏輯電路性能

參數(shù)上的優(yōu)越性。

課程難點：邏輯集成電路發(fā)展過程中每一次電路改進的原因，以及通過

電路元器件的變化而使電路參數(shù)改進的實際分析。

基本概念：

1或門-完成邏輯和的電路門。指對有若干輸入端的門電路，其具有當

輸入均為“0”時，輸出為“0”；當輸入端中至少有一個為“1”時，

輸出即為“1”的邏輯功能。

2與門-完成邏輯乘的電路門。指對有若干輸入端的門電路，其具有當

輸入均為“1”時，輸出為“1”；當輸入端中至少有一個為“0”時，

輸出即為“0”的邏輯功能。

3非門-完成邏輯否定的電路門。指對有一個輸入端的門電路，其具有

當輸入為“1”時，輸出為“0”；當輸入為“0”時，輸出為“1”的邏

輯功能。

4DCTL電路-直接偶合晶體管邏輯電路。Direct-CoupledTransistors

Logic（Circuit）.

5RTL電路■電阻晶體管邏輯電路。Resistances-TransistorsLogic

（Circuit）.

6RCTL電路-阻容晶體管邏輯電路。Resistances-C叩acitances-

TransistorsLogic（Circuit）.

7DTL電路-二極管-晶體管邏輯電路。Diodes-TransistorsLogic（Circuit）.

8TTL電路-晶體管-晶體管邏輯電路。Transistors-Transistors

Logic（Circuit）.

基本要求：了解邏輯電路基本門的構(gòu)成，了解雙極門電路的發(fā)展過程，

以及雙極門電路每一次電路結(jié)構(gòu)的變化使電路性能得到的改善。知道

DTL電路和TTL電路完成的功能，它們各自的電性能及它們之間性能

的不同。清楚TTL邏輯電路從電性能上比DTL邏輯電路以及所述早期

邏輯門電路有哪些優(yōu)越性，這些優(yōu)越性與電路結(jié)構(gòu)的改變有什么直接關(guān)

系。

§2.2簡易TTL與非門4學(xué)時

內(nèi)容：1簡易TTL與非門電路結(jié)構(gòu)及工作原理

1.1電路結(jié)構(gòu)

1.2工作原理

1.2.1電路關(guān)態(tài)分析

1.2.2電路開態(tài)分析

2電路的電壓傳輸特性-電路E-M模型

2.1輸入全部短接時電路特點及電流分析

2.2列電壓傳輸方程（2-1）------（2-6）式

2.3電壓傳輸曲線及分析

3簡易7TL與非門電路主要參數(shù)

3.1電路靜態(tài)參數(shù)

3.1.1與抗干擾能力有關(guān)的參數(shù)

3.1.2與帶負載能力有關(guān)的參數(shù)

3.1.3與靜態(tài)功耗有關(guān)的參數(shù)

3.2電路瞬態(tài)參數(shù)

3.2.1電路瞬態(tài)等效電路及特性

3.2.2引入的瞬態(tài)參數(shù)（定義.分析.計算）

4簡易1TL與非門的改進

4.1簡易TTL與非門存在的問題

4.2四管單元TTL與非門

4.3五管單元TTL與非門

課程重點：簡易TTL與非門是TTL門電路的基礎(chǔ)門，是構(gòu)成TTL集成

電路的基本單元。更復(fù)雜的與非門及更復(fù)雜的若干其它功能的門電路均

由簡易TTL與非門擴展而形成，它們的功能也可由簡易TTL與非門功

能說明或者由簡易TTL與非門功能擴展來說明。所以，本節(jié)是第二章

的重點。在本節(jié)中，簡易TTL與非門的靜態(tài)電路分析和靜態(tài)參量定義.

分析.求取是重點，同時要兼顧電路的瞬態(tài)特性。在分析靜態(tài)電路時，

要注意兩個穩(wěn)態(tài)（靜態(tài)）中簡易TTL與非門各元器件工作狀態(tài)的不

同；在分析參量時，電路的電壓傳輸特性是分析與抗干擾能力有關(guān)參數(shù)

的基礎(chǔ)，而與帶負載能力有關(guān)的參數(shù)及與靜態(tài)功耗有關(guān)的參數(shù)的分析則

與特定的電路構(gòu)成狀態(tài)有關(guān)。在本節(jié)中，還討論了簡易TTL與非門存

在的抗干擾能力不強；帶負載能力很弱和工作速度不高三個缺點，同時

介紹了為改進簡易TTL與非門性能而引入的四管單元TTL與非門：而

四管單元TTL與非門改善了簡易TTL與非門性能但靜態(tài)功耗過大，為

改善了簡易TTL與非門性能又要消除四管單元TTL與非門的不足，引

入了五管單元TTL與非門電路；因為電路結(jié)構(gòu)上的原因（輸出管均帶

有基極泄流電阻R。，四管單元TTL與非門和五管單元TTL與非門仍

存在問題，本節(jié)又設(shè)想了改進方案。

課程難點：簡易TTL與非門的靜態(tài)電路分析，簡易TTL與非門的與抗

干擾能力有關(guān)參數(shù)的定義與分析，簡易TTL與非門的與帶負載能力有

關(guān)參數(shù)的定義與分析，簡易TTL與非門的與靜態(tài)功耗有關(guān)參數(shù)的定義

與分析；簡易TTL與非門的瞬態(tài)等效電路及分析，簡易TTL與非門的

瞬態(tài)參數(shù)的定義與分析。簡易TTL與非門存在問題的分析討論，引入

了四管單元TTL與非門電路對簡易TTL與非門性能的改進分析討論以

及四管單元TTL與非門仍存在問題的分析，引入了五管單元TTL與非

門電路對簡易TTL與非門和四管單元TTL與非門性能的改進分析討論

以及四管單元TTL與非門和五管單元TTL與非門電路仍存在問題的分

析，對電路性能改進的設(shè)想。

基本概念：

1電路的關(guān)態(tài)-指電路的輸出管處于截止工作狀態(tài)時的電路狀態(tài)，此時在

輸出端可得到Vo=VoH,電路輸出高電平。

2電路的開態(tài)-指電路的輸出管處于飽和工作狀態(tài)時的電路狀態(tài)，此時在

輸出端可得到Vo=VOL,電路輸出低電平。

3電路的電壓傳輸特性-指電路的輸出電壓V。隨輸入電壓%變化而變化

的性質(zhì)或關(guān)系（可用曲線表示，與晶體管電壓傳輸特性相似）。

4輸出高電平VOH-與非門電路輸入端中至少一個接低電平時的輸出電

平。

5輸出低電平VOL-與非門電路輸入端全部接高電平時的輸出電平。

6開門電平Vi-為保證輸出為額定低電平時的最小輸入高電平（VON）。

7關(guān)門電平Vn_mk為保證輸出為額定高電平時的最大輸入低電平（V。2。

8邏輯擺幅V.輸出電平的最大變化區(qū)間，VL=VOH-VOLO

9過渡區(qū)寬度Vw-輸出不確定區(qū)域（非靜態(tài)區(qū)域）寬度，Vw=VHmM-

VILmaxo

10低電平噪聲容限VNM.輸入低電平時，所容許的最大噪聲電壓。其表

達式為VzMkMLmax-VsxVLM-VOL（實用電路）。

11高電平噪聲容限VNMH-輸入高電平時，所容許的最大噪聲電壓。其表

達式為VNMH-VIHmax-VIHmin—VOH-VlHmin（實用電路

12電路的帶負載能力（電路的扇出系數(shù)）-指在保證電路的正常邏輯功

能時，該電路最多可驅(qū)動的同類門個數(shù)。對門電路來講，輸出有兩種穩(wěn)

定狀態(tài)，即應(yīng)同時考慮電路開態(tài)帶負載能力和電路關(guān)態(tài)帶負載能力。

13輸入短路電流k指電路被測輸入端接地，而其它輸入端開路時，流

過接地輸入端的電流。

14輸入漏電流（拉電流，高電平輸入電流，輸入交叉漏電流）1吁指電

路被測輸入端接高電平，而其它輸入端接地時，流過接高電平輸入端的

電流。

15靜態(tài)功耗-指某穩(wěn)定狀態(tài)下消耗的功率，是電源電壓與電源電流之乘

積。電路有兩個穩(wěn)態(tài)，則有導(dǎo)通功耗和截止功耗，電路靜態(tài)功耗取兩者

平均值，稱為平均靜態(tài)功耗。

16瞬態(tài)延遲時間U從輸入電壓V上跳到輸出電壓V.開始下降的時間間

隔。Delay-延遲。

17瞬態(tài)下降時間tr-輸出電壓V.從高電平V。"下降到低電平VOL的時間間

隔。Fall-下降。

18瞬態(tài)存儲時間t*-從輸入電壓V,下跳到輸出電壓V。開始上升的時間間

隔。Storage-存儲。

19瞬態(tài)上升時間『輸出電壓V。從低電平VOL上升到高電平VOH的時間間

隔。Rise-上升。

20瞬態(tài)導(dǎo)通延遲時間tPHL（實用電路）從輸入電壓上升沿中點到輸出電

壓下降沿中點所需要的時間。

21瞬態(tài)截止延遲時間tPLH-（實用電路）從輸入電壓下降沿中點到輸出電

壓上升沿中點所需要的時間。

22平均傳輸延遲時間6-為瞬態(tài)導(dǎo)通延遲時間tPHL和瞬態(tài)截止延遲時間

tPLH的平均值，是討論電路瞬態(tài)的實用參數(shù)。

基本要求：熟知簡易TTL與非門電路結(jié)構(gòu)及電路工作原理，了解在靜

態(tài)電路分析時，為何給出三個假定。能獨自進行簡易TTL與非門電路

的關(guān)態(tài)分析和開態(tài)分析；熟悉簡易TTL與非門電路的電壓傳輸特性及

特性曲線，了解曲線對應(yīng)各部分的工作條件及與電路性能的關(guān)系；了解

電路主要靜態(tài)工作參數(shù)的定義.分析和求取；了解電路的主要瞬態(tài)參數(shù)

及參數(shù)的定義區(qū)間。清楚地知道簡易TTL與非門在應(yīng)用于集成電路中

時存在的問題，并了解為改進簡易TTL與非門而引入的四管單元TTL

與非門的電路結(jié)構(gòu)，電路特性及對簡易TTL與非門性能的改進；了解

引入的五管單元TTL與非門的電路結(jié)構(gòu)，電路特性及對簡易TTL與非

門性能和四管單元TTL與非門性能的改進。了解四管單元TTL與非門

和五管單元TTL與非門仍存在的問題及與存在的問題相對應(yīng)的電路結(jié)

構(gòu)的缺陷，設(shè)想改進存在問題的方法。

§2.3六管單元TTL與非門2學(xué)時

內(nèi)容：1六管單元TTL與非門電路結(jié)構(gòu)及工作原理

1.1六管單元TTL與非門電路結(jié)構(gòu)

1.2六管單元TTL與非門電路工作原理

2六管TTL與非門的電壓傳輸曲線

3電路的靜態(tài)參數(shù)及輸入保護

3.1電路的靜態(tài)參數(shù)

3.2電路的輸入保護

3.2.1輸入嵌位電壓定義及設(shè)定

3.2.2實際電路中對輸入的保護措施

4電路的瞬態(tài)參數(shù)

4.1瞬態(tài)延遲

4.2瞬態(tài)功耗

5六管TTL與非門的優(yōu)點

6六管TTL與非門的線路設(shè)計

6.1各晶體管的選取

6.2各電阻值得計算選取

6.3Te網(wǎng)絡(luò)的設(shè)計

課程重點：本節(jié)介紹了性能較為完美的六管單元TTL與非門電路，該

電路對五管單元TTL與非門進行了改進，其電路措施是用Te網(wǎng)絡(luò)取代

了五管單元TTL與非門中輸出管T，的基極泄流電阻RxoR網(wǎng)絡(luò)在六管

單元TTL與非門中的作用就是五管單元TTL與非門性能得以改進的愿

因，R網(wǎng)絡(luò)在電路的導(dǎo)通瞬間呈現(xiàn)高阻態(tài)，而在電路的截止瞬間呈現(xiàn)低

阻態(tài)，這使得電路的瞬態(tài)特性得到改善，電路開關(guān)特性好，兩個靜態(tài)

更加穩(wěn)定。本節(jié)介紹了六管單元TTL與非門電路靜態(tài)特性及靜態(tài)參

數(shù)，通過分析可知，該電路在兩個靜態(tài)時的輸出電平更加穩(wěn)定；由于

Te網(wǎng)絡(luò)引入，電路導(dǎo)通時只有在V：21.3V(VB22.4V)時T?和Ts才同時

導(dǎo)通,這就消除了電壓傳輸曲線上高電平輸出部分的折線段，去除了四

管單元TTL與非門和五管單元TTL與非門電路結(jié)構(gòu)缺陷帶來的影響電

路性能的弊端。本節(jié)分析了六管單元TTL與非門電路瞬態(tài)特性及瞬態(tài)

參數(shù)，在瞬態(tài)等效電路中，將所有的電容等效為5個電容，每個電容的

構(gòu)成在講義第38頁已詳細列出，并對列入各節(jié)點的電容作出了四點說

明；根據(jù)電路瞬態(tài)分析，對t“、tr、t?和匕四個瞬態(tài)過程中各個電容的充

放電進行了討論；根據(jù)電路由截止到導(dǎo)通和由導(dǎo)通到截止兩個瞬態(tài)過程

的電性分析，發(fā)現(xiàn)兩個瞬態(tài)過程中均有瞬態(tài)大電流流通，而且以導(dǎo)通到

截止瞬態(tài)過程中瞬態(tài)大電流為主，由此造成較大的瞬態(tài)功耗。

課程難點：由于對TTL與非門性能的改進是To網(wǎng)絡(luò)在電路中的引入帶

來的，則能正確分析T,網(wǎng)絡(luò)在電路的導(dǎo)通瞬間本身的電特性及對整個

電路電特性的作用；能正確分析T-網(wǎng)絡(luò)在電路的截止瞬間本身的電特

性及對整個電路電特性的作用是十分重要的。由于六管單元TTL與非

門電路元器件增多，引入的寄生也多，因此具有更復(fù)雜的瞬態(tài)特性，這

給分析電路的四個瞬態(tài)過程中各個電容的充放電、計算四個瞬態(tài)過程中

的四個瞬態(tài)參數(shù)帶來一定的難度。

基本要求：了解六管單元TTL與非門電路的電路結(jié)構(gòu)，電路工作原

理。了解該電路中Te網(wǎng)絡(luò)所起到的作用，知道Ts網(wǎng)絡(luò)在電路的導(dǎo)通時

如何保證了?和Ts管同時導(dǎo)通，且在導(dǎo)通瞬間Te網(wǎng)絡(luò)本身呈現(xiàn)高阻特

性，不對Ts管分流，而使得Ts管盡快導(dǎo)通并飽和；R網(wǎng)絡(luò)在電路的截

止瞬間始終不截止，呈現(xiàn)低阻特性，為T,管退飽和提供了有效的基極

泄放回路，而使Ts管盡快截止?能獨立完成六管單元TTL與非門電路

的線路設(shè)計，知道晶體管的選取規(guī)則并能選取出合適的六只晶體管；知

道電阻值得選取原則并能通過分析計算得到六管單元TTL與非門電路

中所需要的所有電阻；知道Te網(wǎng)絡(luò)的三種類型，能通過R.和Rb的搭配

完成R網(wǎng)絡(luò)類型的選取，知道在六管單元TTL與非門電路中R網(wǎng)絡(luò)選

擇了淺飽和型并能分析計算給出R。和R的值。

§2.4STTL和LSTTL電路1.5學(xué)時

內(nèi)容：1兩電路的結(jié)構(gòu)及特點

1.1電路的結(jié)構(gòu)

1.1.1STTL電路的結(jié)構(gòu)

1.1.2LSTTL電路的結(jié)構(gòu)

1.2電路的定義及特點

1.2.1STTL電路的定義及特點

1.2.2LSTTL電路的定義及特點

2有關(guān)SBD及SBD嵌位

2.1有關(guān)SBD

2.1.1SBD定義

2.1.2SBD性質(zhì)及特點

2.2有關(guān)SBD嵌位

2.2.1限制TTL電路速度的原因

2.2.2SBD嵌位晶體管結(jié)構(gòu)

2.2.3SBD嵌位的作用

2.3SBD嵌位晶體管在集成電路中的實際應(yīng)用

2.4引入SBD嵌位的注意事項

3STTL電路

4LSTTL電路

4.1LSTTL電路的結(jié)構(gòu)特點

4.1.1輸入結(jié)構(gòu)特點

4.1.2輸出結(jié)構(gòu)特點

4.2LSTTL電路工藝制造時采取的工藝措施

課程重點：本節(jié)介紹了肖特基勢壘二極管(SBD)的性質(zhì)和特點，肖特

基勢壘二極管(SBD)具有與硅pn結(jié)二極管相似的伏安特性，即正向

大于閾值電壓時的大電流特性，反向大電阻特性；肖特基勢壘二極管

(SBD)具有可用于改善集成電路三個特點，即正向壓降低、開關(guān)時間

短和反向擊穿電壓高。討論了SBD在TTL集成電路中起到的嵌位作

用，這是由于TTL集成電路在提高電路速度時存在矛盾，即要想減少

電路導(dǎo)通延遲時間，可以通過加大輸出管的基極驅(qū)動電流來實現(xiàn)，這勢

必使輸出管在電路導(dǎo)通態(tài)的飽和深度增加，輸出管的基區(qū)和集電區(qū)的超

量存儲電荷增加，在電路截止是加大了截止延遲時間；肖特基勢壘二極

管與可能飽和的晶體管集電結(jié)正向并接，由于SBD正向壓降低的特

點，是晶體管的飽和深度不能太深，從而有效的提高了電路速度。本節(jié)

給出了SBD嵌位晶體管的結(jié)構(gòu)(電路結(jié)構(gòu)，等效電路結(jié)構(gòu)，平面版圖

結(jié)構(gòu)以及與平面版圖對應(yīng)工藝剖面結(jié)構(gòu))。分析了SBD嵌位晶體管應(yīng)

用于STTL電路和LSTTL電路中時，起到的改進集成電路性能的作

用。

課程難點：注意肖特基勢壘二極管(SBD)的性質(zhì)中有的是對改進集成

電路性能有利的，有的是對集成電路性能是有害的，有時為改善SBD

性能反而削弱了SBD對晶體管嵌位的作用。因此，在實際應(yīng)用時，要

注意選擇合適的SBD面積。

基本概念：

1STTL電路-肖特基勢壘二極管(SBD)嵌位抗飽和TTL電路

(SN54s/74s)系列。

2LSTTL-低功耗肖特基勢壘二極管(SBD)嵌位抗飽和TTL電路

(SN541s/741s)系列。

基本要求：了解SBD的性能，熟知SBD的哪些性能在STTL和LSTTL

集成電路中得到應(yīng)用。了解SBD嵌位晶體管的電路結(jié)構(gòu)，等效電路，

平面版圖以及與平面版圖對應(yīng)的工藝剖面結(jié)構(gòu)。了解在TTL集成電路

中的適當位置應(yīng)用SBD后，為何可有效的提高電路速度。清楚一般

TTL集成電路與STTL集成電路電路參數(shù)上的差別，以及與LSTTL集

成電路電路參數(shù)上的差別。知道STTL和LSTTL集成電路是如何定義

的，為什么這樣定義。

§2.5TTL集成電路的溫度特性1.5學(xué)時

內(nèi)容：1集成電路中電阻.pn結(jié)及晶體管某些參數(shù)的溫度特性

1.1電阻的溫度特性R-T

1.2pn結(jié)正向?qū)▔航礦-的溫度特性VF~T

1.3晶體管電流放大倍數(shù)B的溫度特性B-T

2集成電路有關(guān)參數(shù)的溫度特性

2.1電流參數(shù)的溫度特性

2.1.1電路輸出低電平電源電流I。"的溫度特性Iccu-T

2.1.2電路輸出高電平電源電流ICCH的溫度特性ICCH-T

2.1.3電路輸入短路電流I,L的溫度特性15T

2.1.4電路輸入交叉漏電流IiH的溫度特性IiH~T

2.2電壓參數(shù)的溫度特性

2.2.1電路輸出高電平Vo”的溫度特性VOH~T

2.2.2電路輸出低電平Va的溫度特性VOL~T

2.2.3電路的關(guān)門電平VlLmax的溫度特性VlL?ux~T

2.2.4電路的開門電平VlHmM的溫度特性VlHmi?~T

2.3瞬態(tài)參數(shù)的溫度特性tpd~T

2.3.1一般TTL集成電路瞬態(tài)參數(shù)的溫度特性

2.3.2STTL集成電路瞬態(tài)參數(shù)的溫度特性

課程重點：集成電路性能參數(shù)隨溫度變化的性質(zhì)，實際上是與構(gòu)成集成

電路的元件和器件的某些電參數(shù)隨溫度變化的特性有關(guān)系。因此，本節(jié)

首先介紹了構(gòu)成集成電路的元件和器件的能夠影響集成電路性能的某些

電參數(shù)隨溫度變化的特性，即電阻阻值隨溫度變化而變化的特性、pn

結(jié)正向?qū)▔航礦-隨溫度變化而變化的特性和晶體管電流放大倍數(shù)13

隨溫度變化而變化的特性。進而討論了集成電路性能參數(shù)隨溫度變化與

構(gòu)成集成電路的元件和器件的某些電參數(shù)隨溫度變化的關(guān)系，給出了集

成電路電流參數(shù)的溫度特性，即電路輸出低電平電源電流ICCL的溫度特

性、電路輸出高電平電源電流ICCH的溫度特性、電路輸入短路電流必

的溫度特性和電路輸入交叉漏電流加的溫度特性；給出了集成電路

電壓參數(shù)的溫度特性，即電路輸出高電平V°H的溫度特性、電路輸出低

電平VOL的溫度特性、電路的關(guān)門電平％"的溫度特性和電路的開門

電平Vw的溫度特性；并且給出了集成電路瞬態(tài)參數(shù)的溫度特性，

即電路平均傳輸延遲時間的溫度特性。

課程難點：由于集成電路性能參數(shù)隨溫度變化是構(gòu)成集成電路的元件和

器件的某些電參數(shù)隨溫度變化的一種綜合反映。因此，掌握構(gòu)成集成電

路的元件和器件的某些電參數(shù)隨溫度怎樣變化和為何變化是重要的；掌

握集成電路性能參數(shù)隨溫度變化與構(gòu)成集成電路的元件和器件的哪些電

參數(shù)隨溫度的變化有關(guān)系也是重要的。

基本要求：掌握電阻隨溫度變化的實際關(guān)系，掌握pn結(jié)正向壓降VF隨

溫度變化的實際關(guān)系，掌握晶體管電流放大倍數(shù)B隨溫度變化的實際關(guān)

系。了解集成電路的有關(guān)電流參數(shù)，電壓參數(shù)，瞬態(tài)參數(shù)隨溫度變化與

構(gòu)成集成電路的元件和器件的哪些電參數(shù)隨溫度的變化有關(guān)系，是何種

關(guān)系（關(guān)系式）。會綜合各種關(guān)系隨溫度變化的變化情況，能得到受綜

合變化影響的集成電路有關(guān)參數(shù)隨溫度變化的結(jié)果。

§2.6TTL門電路的邏輯擴展2學(xué)時

內(nèi)容：1TTL擴展門電路——用TTL與非門構(gòu)成的其它門電路

1.1非門

1.2TTL與非門擴展的與門

1.3TTL與非門擴展的與或非門和或非門

1.4TTL與非門擴展的或門

1.5TTL擴展異或門

1.6TTL輸出管集電極開路門（0C門）

1.7TTL與非門構(gòu)成的三態(tài)邏輯門（TSL門）

2有關(guān)集成觸發(fā)器一一TTL與非門構(gòu)成的觸發(fā)器

2.1D型前沿觸發(fā)器由四管單元TTL與非門2個+二管單元TTL

與非門4個構(gòu)成

2.2后沿觸發(fā)集成J-K觸發(fā)器由三管單元TTL與非門2個+六

管單元TTL與非門構(gòu)成的與或非門2個構(gòu)成

課程重點：本節(jié)介紹了如何使用TTL與非門為基礎(chǔ)門電路，用以構(gòu)成

其它功能的門電路，即構(gòu)成非門、與門、與或非門、或非門、或門和異

或門等：為了改變兩個以上門的輸出間不能線與的的弊端，引入了集電

極開路門；為了改進集電極開路門丟失了原有電路的圖騰柱輸出（速度

快、輸出阻抗低）特點，又引入了三態(tài)邏輯門。本節(jié)介紹了如何使用

TTL與非門為基礎(chǔ)門電路，用以構(gòu)成集成觸發(fā)器，本節(jié)主要介紹了兩

種集成觸發(fā)器電路，即D型前沿觸發(fā)器和后沿觸發(fā)集成J-K觸發(fā)器；

對D型前沿觸發(fā)器電路分析討論可知，整個電路的構(gòu)成由2個四管單

元TTL與非門構(gòu)成基本RS觸發(fā)器，而由4個二管單元TTL與非門作

為內(nèi)部引導(dǎo)門；對后沿觸發(fā)集成J-K觸發(fā)器電路分析討論可知，整個電

路的構(gòu)成是以2個集電極開路的三管單元TTL與非門作為引導(dǎo)門，而

以2個六管單元TTL與非門構(gòu)成的與或非門為基本門，其穩(wěn)定工作條

件時基本門速度要遠快于引導(dǎo)門速度。本節(jié)詳細討論了用TTL與非門

作為基礎(chǔ)門電路構(gòu)成其它功能的門電路和構(gòu)成集成觸發(fā)器時，在邏輯關(guān)

系上是如何變換的，各種其它功能的門電路和集成觸發(fā)器的電路是如何

構(gòu)成的。構(gòu)成的新功能的門電路和集成觸發(fā)器的電路分析和功能分析。

課程難點：使用TTL與非門為基礎(chǔ)門電路可以構(gòu)成其它功能的門電

路，也可以使用TTL與非門為基礎(chǔ)門電路和以用TTL與非門為基礎(chǔ)構(gòu)

成的其它功能的門電路，來構(gòu)成集成觸發(fā)器。而使用各種其它功能的門

電路和各種集成觸發(fā)器電路，可構(gòu)成各種功能的邏輯集成電路。因此，

應(yīng)特別注意用TTL與非門為基礎(chǔ)門電路構(gòu)成其它功能的門電路時，邏

輯關(guān)系上的分析，也應(yīng)特別注意用TTL與非門為基礎(chǔ)門和以TTL與非

門為基礎(chǔ)門電路構(gòu)成的其它功能的門電路共同構(gòu)成集成觸發(fā)器電路時，

邏輯關(guān)系上的分析。還應(yīng)特別注意，用TTL與非門為基礎(chǔ)門電路構(gòu)成

的其它功能門電路的電路結(jié)構(gòu)；以及用TTL與非門為基礎(chǔ)門和以TTL

與非門為基礎(chǔ)門電路構(gòu)成的其它功能的門電路共同構(gòu)成的集成觸發(fā)器電

路的電路結(jié)構(gòu)。

基本要求：了解各種集成門電路電路結(jié)構(gòu)，能進行集成門電路的電路分

析和功能分析。了解用TTL與非門為基礎(chǔ)門構(gòu)成各種其它功能的門電

路時，電路結(jié)構(gòu)上的差別（或不同）。能獨立完成TTL與非門到其它

功能的門電路電路結(jié)構(gòu)上的轉(zhuǎn)變，清楚其中的功能轉(zhuǎn)換過程和邏輯關(guān)系

變化。了解集成觸發(fā)器電路的電路結(jié)構(gòu)和邏輯關(guān)系；知道用TTL與非

門為基礎(chǔ)門電路和用以TTL與非門為基礎(chǔ)構(gòu)成的其它功能的門電路來

共同構(gòu)成集成觸發(fā)器時，如何進行邏輯關(guān)系轉(zhuǎn)換；知道如何采用TTL

與非門為基礎(chǔ)門電路和用以TTL與非門為基礎(chǔ)構(gòu)成的其它功能的門電

路，來共同構(gòu)成集成觸發(fā)器電路.

第二章：TTL集成電路作業(yè)

補充思考題7題+書上習(xí)題5題

第三章：TTL中大規(guī)模集成電路（3學(xué)時）

§3.1簡化邏輯門1.5學(xué)時

內(nèi)容：1簡化與非邏輯門

1.1二管單元簡化與非門

1.2三管單元簡化與非門

1.3抗飽和簡化與非門

1.4強驅(qū)動內(nèi)部與非門

2其它簡化門

2.1簡化與門

2.2簡化與或非門

課程重點：在中大規(guī)模集成電路設(shè)計中，要想提高集成度，最有效的方

法就是簡化邏輯門電路。簡化邏輯門一般用于輸入門和輸出門之間的內(nèi)

部門中，因為內(nèi)部門是輸入門和輸出門之間的連接門，它不直接感受外

部信號的干擾，外部信號的干擾由輸入門承受，因此抗干擾能力要求不

高；它不直接驅(qū)動外部負載，驅(qū)動外部負載由輸出門擔(dān)當，因此帶負載

能力要求不強。簡化邏輯門在應(yīng)用于輸入門時，應(yīng)注意滿足電路抗干擾

能力的要求；簡化邏輯門應(yīng)用于輸出門時，應(yīng)注意滿足電路帶負載能力

的要求。本節(jié)介紹了簡化與非門，其中有二管單元簡化與非門、三管單

元簡化與非門、抗飽和簡化與非門和強驅(qū)動內(nèi)部與非門；本節(jié)還介紹了

其它簡化門電路，即簡化與門和簡化與或非門等。

課程難點：在不影響電路邏輯功能條件下，各種簡化邏輯門的電路結(jié)

構(gòu)。簡化邏輯門應(yīng)用于輸入門時，對應(yīng)于電路抗干擾能力的分析；簡化

邏輯門應(yīng)用于輸出門時，對應(yīng)于電路帶負載能力的分析。簡化邏輯門應(yīng)

用于內(nèi)部門時，對特定電路，選擇那種最實用的簡化邏輯門。

基本概念：

1輸入門-與輸入端直接連接的電路門。

2輸出門-與輸出端直接連接的電路門。

3內(nèi)部門-輸入門和輸出門之間的連接的電路門。

4簡化邏輯門-在門電路功能不變的條件下，進行了線路上簡化或元器件

數(shù)量上簡化的邏輯門。

基本要求：知道構(gòu)成中大規(guī)模集成電路的輸入門，輸出門和內(nèi)部門三大

部分各自的基本要求，其中，內(nèi)部門的構(gòu)成門電路數(shù)量遠遠超過輸入門

和輸出門的構(gòu)成門電路數(shù)量之和。知道要想提高集成度，減小集成電路

體積，應(yīng)從簡化邏輯門電路開始入手。清楚簡化邏輯門一般用于內(nèi)部

門，在滿足電路性能要求時，簡化邏輯門也可用于輸入門和輸出門，即

滿足抗干擾能力要求時，可用于輸入門；滿足帶負載能力要求時，可用

于輸出門，因此一定要清楚了解其應(yīng)用條件。了解二管單元簡化與非

門，三管單元簡化與非門電路結(jié)構(gòu)及特點，了解特殊應(yīng)用條件下的簡化

與非門；了解由簡化與非門構(gòu)成的其它簡化門電路。能進行正確的功能

分析和邏輯分析。

§3.2單管邏輯門1.5學(xué)時

內(nèi)容：1單管禁止門及應(yīng)用

1.1單管禁止門電路結(jié)構(gòu)及邏輯分析

1.2單管禁止門在集成電路中的應(yīng)用

1.2.1兩單管禁止門連接構(gòu)成簡化異或非門

1.2.2兩單管禁止門和一非門構(gòu)成異或門

1.2.3兩單管禁止門的射極連接完成三個與非門功能

2串級與非門及應(yīng)用