1-集成電路歷史與發(fā)展趨勢(2學(xué)時(shí))

1

集成電路歷史與發(fā)展趨勢授課：劉波2為什么要設(shè)計(jì)集成電路？分為兩個問題為什么要使用電子系統(tǒng)？為什么用集成電路構(gòu)建電子系統(tǒng)？以計(jì)算機(jī)的發(fā)展為例從機(jī)械到電子從電子管到晶體管從晶體管到集成電路3第一臺計(jì)算機(jī)(1832)Babbage（巴貝奇）差分引擎25000個零部件3位10進(jìn)制計(jì)算花費(fèi)：￡174704第一臺電子計(jì)算機(jī)(1946)ENIACElectronicNumeralIntegratorandComputer，電子數(shù)字積分計(jì)算機(jī)17468個電子管6000個開關(guān)可做到每秒5000個數(shù)的加法運(yùn)算5第一個晶體管(1947)WilliamShockley,WalterBrittain&JohnBardeen(貝爾實(shí)驗(yàn)室)鍺材料1956NoblePrize電子管統(tǒng)治了20世紀(jì)的前半部分:體積大、價(jià)格昂貴、功耗大、穩(wěn)定性差現(xiàn)在，這一切改變了！6晶體管計(jì)算機(jī)TX-0(MIT,1953)Transistor(Manchester,1955)7第一塊集成電路(1958)JackKilby(TI)5個器件鍺材料2000NoblePrize集成電路：在一個半導(dǎo)體材料上做了多個電子元器件，用互聯(lián)線把它們連接起來，成為一個電子器件。8第一塊商用集成電路(1961)Fairchild（仙童）1bit存儲器4個晶體管和5個電阻小規(guī)模集成電路的時(shí)代開始了Fairchild被認(rèn)為是硅谷人才搖籃9處理器的誕生(1971)Intel40042300個晶體管第一個單芯片計(jì)算機(jī)標(biāo)志著大規(guī)模集成電路時(shí)代的開始10um工藝4位數(shù)據(jù)位寬108KHz主頻10使用IC來構(gòu)建電子系統(tǒng)電子系統(tǒng)的構(gòu)建從電子管開始，然后讓電子管小型化晶體管替代電子管，然后讓晶體管小型化元器件越來越便宜，但是再便宜也要成本整個系統(tǒng)的成本和復(fù)雜度相關(guān)集成電路的出現(xiàn)讓電路的制造變得像印照片一樣容易元器件可并行制造 成本和元器件個數(shù)無直接關(guān)系11集成電路的優(yōu)點(diǎn)集成的特性有利于減小體積提高速度降低功耗集成降低了制造成本幾乎不存在組裝的成本12處理器繼續(xù)發(fā)展1974,Intel8080第一顆通用微處理器8位數(shù)據(jù)寬度,4500個晶體管1979,Motorola68000最強(qiáng)大的16位微處理器之一68000個晶體管大規(guī)模IC時(shí)代的標(biāo)志性產(chǎn)品1981,HPFocusChip早期的32位處理器450,000個晶體管超大規(guī)模集成電路(VLSI)時(shí)代來臨13Pentium4(2001)0.18um工藝1.4~2GHz主頻L2緩存:256KB總線速度:400MHz晶體管數(shù):4200萬功耗:44-55W典型應(yīng)用:PC14IntelCore2(2006)2.9億個晶體管3GHz主頻65nmCMOS工藝面積143mm215VLSI發(fā)展帶來的變化Cray-1:世界上最快的計(jì)算機(jī)(1976-1982)64Mb存儲器(50nscycletime)40Kb寄存器(6nscycletime)1百萬門(4/5inputNAND)80MHz主頻功耗115kWIn90nm工藝(2005)64Mb=>9mm240Kb寄存器=>0.13mm21百萬個NAND4gates=>4mm23.5mmx3.5mm芯片面積,和指甲大小接近CRAY-116微處理器路線圖(Intel)2007年，晶體管誕生60周年之際,Intel發(fā)布45nm工藝的Penryn微處理器,擁有8.2億個晶體管。17VLSI的發(fā)展趨勢晶體管更小,更快,更低功耗,更便宜幾十年前，GordonMoore已經(jīng)預(yù)見了這種趨勢，并成功做出了預(yù)測。18摩爾定律1965,GordonMoore預(yù)測單個芯片上的晶體管數(shù)目每18~24個月會增加一倍GordonMooreIntelCo-Founder&ChairmanEmeritus19晶體管數(shù)目20工作頻率212000年預(yù)測的功耗真是如此？22實(shí)際功耗23功率密度功率密度的升高，導(dǎo)致散熱成本大大增加24散熱不好有何結(jié)果？圖片來自/2001/09/17/hot_spot25摩爾定律能維持多久？歷史證明了摩爾定律是正確的它會失效嗎？物理限制:65nm工藝下，SiO2的厚度大概是5個原子直徑大小經(jīng)濟(jì)限制:技術(shù)的發(fā)展需要金錢支撐摩爾在2007年說，“摩爾定律”還可以繼續(xù)保持10年，但之后就很難了。26摩爾定律的影響新一代的制造工藝是原來的0.7倍新一代的芯片可集成原來2倍的功能，而芯片面積卻沒有明顯增加同樣功能的芯片，成本降低一半但新的挑戰(zhàn)也隨之而來……27設(shè)計(jì)復(fù)雜度集成了越來越多的晶體管，難以用傳統(tǒng)的手工方法來設(shè)計(jì)和處理解決方法：CAD工具層次化設(shè)計(jì)設(shè)計(jì)復(fù)用28功耗和噪聲功耗變大，散熱成為不得不考慮的問題電路復(fù)雜以后，產(chǎn)生噪聲和互相干擾解決方法:更好的物理設(shè)計(jì)29連線面積器件多了以后，互連線也隨之增加，連線占用了大量的硅片面積解決方法:增加更多的連線層使用CAD工具進(jìn)行三維布線30互連線延時(shí)互連線變長，連線上的延時(shí)增加，成為限制電路性能的主要因素之一解決方法:使用銅材料做互連在物理上優(yōu)化連線的長度，增加驅(qū)動能力，優(yōu)化驅(qū)動器31設(shè)計(jì)能力32設(shè)計(jì)方法如何設(shè)計(jì)功能越來越多的電路?芯片的規(guī)模每兩年增加一倍，但設(shè)計(jì)工程師的數(shù)量并沒有每兩年增加一倍所以，我們需要高效的設(shè)計(jì)方法用層次化抽象的方法來設(shè)計(jì)電路33VLSI不同層次的抽象設(shè)計(jì)規(guī)范(whatthechipdoes,inputs/outputs)架構(gòu)majorresources,connections功能logicblocks,FSMs,connections電路transistors,parasitics,connections版圖masklayers,polygons邏輯gates,flip-flops,latches,connections34芯片的層次n+n+SGD+物理器件晶體管電路門電路功能模塊芯片35Futureofscaling36Morethanmoore隨著線寬越來越小，制造成本在成指數(shù)的上升；隨著線寬接近納米尺度時(shí)，支配半導(dǎo)體的物理基礎(chǔ)理論也越來越超越宏觀的理論，而需要微觀的量子理論，芯片的漏電也越來越大。一直驅(qū)動半導(dǎo)體行業(yè)的摩爾定律在經(jīng)濟(jì)和物理極限的作用下，不能再有效的引領(lǐng)這個行業(yè)的發(fā)展。目前互聯(lián)網(wǎng)，泛在網(wǎng)絡(luò)接入的發(fā)展，人們越來越多的關(guān)注超越摩爾定律或后摩爾時(shí)代。作為最現(xiàn)代化，最為精細(xì)化，最為技術(shù)密集的半導(dǎo)體行業(yè)怎樣驅(qū)動人類工業(yè)文明的發(fā)展？也許：多層硅多功能芯片封裝，作為sensor的MEMS和化合物半導(dǎo)體將引領(lǐng)半導(dǎo)體新的發(fā)展，這意味著技術(shù)上不再單純依靠CMOS，而進(jìn)入模擬技術(shù)（analog），射頻技術(shù)（RF），傳感及作動（sensorandactuator）綜合時(shí)代，即開始芯片級系統(tǒng)時(shí)代system-on-chip。37Review（1）摩爾定律1965,GordonMoore預(yù)測單個芯片上的晶體管數(shù)目每18~24個月會增加一倍實(shí)際上單個芯片上的晶體管數(shù)目每兩年增加一倍工作頻率每兩年提高一倍，現(xiàn)在已放慢了速度功耗曾經(jīng)每兩年提高不止一倍，現(xiàn)在已不再增加因?yàn)楣β拭芏鹊脑黾訒?dǎo)致散熱成本大大增加。38Review（2）摩爾定律所帶來的挑戰(zhàn)物理限制: