《計算機組成原理》課件第8章

第8章輸入/輸出系統(tǒng)8.1

輸入/輸出系統(tǒng)概述8.2程序中斷方式8.3

DMA方式8.4通道方式本章小結習題8

8.1輸入/輸出系統(tǒng)概述

輸入/輸出（I/O）系統(tǒng)包括輸入/輸出設備、設備控制器及與輸入輸出操作有關的軟、硬件。低性能單用戶計算機的輸入/輸出操作多數(shù)仍由程序員直接安排，其I/O系統(tǒng)的設計主要是考慮解決好CPU、主存和I/O設備在速度上的巨大差距。但在大多數(shù)計算機系統(tǒng)中，配備有較多的I/O設備，用戶程序的輸入/輸出不能再由用戶自己安排，必須改由用戶向系統(tǒng)發(fā)出輸入/輸出請求，經操作系統(tǒng)來調度分配設備并進行具體的I/O處理。因此，大多數(shù)計算機輸入/輸出系統(tǒng)的設計應是面向操作系統(tǒng)，考慮怎樣在操作系統(tǒng)和輸入/輸出系統(tǒng)之間進行合理的軟、硬件功能分配。輸入/輸出系統(tǒng)結構設計的好壞會直接影響計算機系統(tǒng)的性能，不僅影響輸入/輸出速度，各用戶從程序送入到運算結果輸出的時間，CPU、主存的利用率，還會影響到整個I/O系統(tǒng)的兼容性、可擴展性、綜合處理能力和性能價格比等。

輸入/輸出系統(tǒng)的數(shù)據傳送控制主要有四種，即程序查詢方式、程序中斷方式、直接存儲器訪問（DMA）方式及通道方式。它們可以分別作用于不同的計算機系統(tǒng)，也可用于同一系統(tǒng)。8.1.1

I/O接口的概念及功能

1.接口的概念

接口是處理器CPU與“外部世界”的連接電路，是CPU與外界進行信息交換的中轉站。例如，指令或數(shù)據需要通過接口由輸入設備送入CPU，處理結果需要通過接口由輸出設備送出來。所謂的外部世界，是指除CPU本身以外的所有設備或電路，包括存儲器、I/O設備、控制設備、測量設備、通信設備、多媒體設備等。為什么要在CPU與外設之間設置接口電路呢？有幾個方面的原因：一是CPU與外設兩者的信號線不兼容，在信號線功能定義、邏輯定義和時序關系上都不一致；二是兩者的工作

速度不一致，一般來說，CPU速度高，而不同外設的速度有高有低，差異很大；三是若不通過接口，而由CPU直接對外設的操作實施控制，就會使CPU忙于與外設打交道之中，大大降低CPU的效率；四是若外部設備直接由CPU控制，也使外設的硬件結構依賴于CPU，對外設發(fā)展不利。一個能夠實際運行的接口，應由硬件和軟件兩部分組成。從使用角度來看，接口的硬件部分應包括以下部分：

（1）基本邏輯電路：包括命令寄存器、狀態(tài)寄存器和數(shù)據緩沖寄存器，承擔著接收命令、返回狀態(tài)和傳送數(shù)據的基本任務，是接口電路的核心。目前，可編程大規(guī)模集成接口芯片中都包含了這些基本電路。

（2）端口地址譯碼電路：由譯碼器或能實現(xiàn)譯碼功能的邏輯芯片組成，其作用是進行設備選擇，是接口電路必不可少的部分。

（3）供選電路：是根據接口的不同任務和功能要求而添加的功能模塊電路，設計者可按照需要加以選擇。

2.I/O接口的功能

一般而言，I/O接口具有以下主要功能：

（1）對傳送數(shù)據提供緩沖、隔離和寄存。

由于I/O設備與CPU的定時標準不同，數(shù)據處理速度也不同，因此需要對傳送數(shù)據提供緩沖、隔離和寄存（或鎖存）。在輸出接口中，一般都要安排寄存環(huán)節(jié)（寄存器或鎖存器）。對CPU來說，要輸出的數(shù)據送到寄存器就可以了。此后由輸出設備利用寄存器中的數(shù)據去具體實現(xiàn)輸出，輸出得快一些或慢一些都可以。寄存環(huán)節(jié)的中轉作用對于一個數(shù)據（字節(jié)、字或雙字）的傳送是非常明顯的，對于多個數(shù)據的傳送也是以此為基礎，要進一步考慮的是CPU何時輸出下一個數(shù)據。在輸入接口中，一般要安排緩沖隔離環(huán)節(jié)（如三態(tài)門），當CPU讀取數(shù)據時，只有被選定的輸入設備將數(shù)據送到總線，其他的輸入設備此時與數(shù)據總線隔離。在輸入接口中有時也安排寄存環(huán)節(jié)，用來存放輸入設備的數(shù)據，等待CPU讀取。

（2）對信號的形式和數(shù)據的格式進行轉換。

計算機與I/O設備所用的信號的形式和數(shù)據的格式可能不同，I/O接口應能進行相互之間的轉換，例如，將電流信號變?yōu)殡妷盒盘?，將模擬信號變?yōu)閿?shù)字信號，將串行數(shù)據變?yōu)椴⑿袛?shù)據，以及反方向轉換等。

（3）對I/O端口進行尋址。I/O接口實際上都會包含若干個I/O端口。I/O端口是面向用戶的，也就是說，從編程的角度，即從CPU的角度看，和I/O設備打交道實際上是和I/O端口打交道。每一個I/O端口有一個編號，稱為端口地址，簡稱口地址。與訪問存儲單元相類似，CPU與I/O端口交換信息時總是先給出端口地址，選中的端口才可以和CPU進行信息交換。

（4）與CPU和I/O設備進行聯(lián)絡。I/O接口處于CPU和I/O設備的中間，在傳送數(shù)據時，經常要在兩個方向上進行聯(lián)絡，即接口電路既要面向CPU進行聯(lián)絡，又要面向I/O設備進行聯(lián)絡。聯(lián)絡的信息有：狀態(tài)信號（如設備準備好）、請求信號（如中斷請求）和控制信號（如中斷響應）等。8.1.2輸入/輸出設備的編址

1.I/O端口

輸入/輸出設備與CPU交換信息是通過接口電路來完成的，而端口是接口電路中能被CPU直接訪問的寄存器的地址。CPU通過這些地址即端口向接口電路中的寄存器發(fā)送命令，讀取狀態(tài)和傳輸數(shù)據。因此，I/O接口中包含有三種端口：數(shù)據端口、狀態(tài)端口和控制端口，分別簡稱數(shù)據口、狀態(tài)口和控制口。對于數(shù)據端口，當它出現(xiàn)在輸入接口中時，用來保存外部設備發(fā)往CPU的數(shù)據，一般稱為輸入數(shù)據緩沖器；當它出現(xiàn)在輸出接口中時,用來保存CPU發(fā)往外部設備的數(shù)據。一般稱為輸出數(shù)據緩沖器；有的接口電路中的數(shù)據端口

既支持輸入，又支持輸出，實際上其內部具有輸入和輸出兩個緩沖器，但共用一個端口地址，根據讀／寫控制的不同，可分別訪問到其中的輸入或輸出緩沖器。I/O接口中的狀態(tài)

端口用來保存外設或接口的狀態(tài)，通過數(shù)據總線CPU可以讀取這些狀態(tài)。控制端口用來寄存CPU通過數(shù)據總線發(fā)來的命令，這些命令可以是對I/O接口進行初始化的，也可以是初

始化以后再對I/O接口的操作進行控制。

2.端口地址編址方式

端口有兩種編址方式：一種是端口地址和存儲器地址統(tǒng)一編址，即存儲器映射方式；另一種是I/O端口地址和存儲器地址分開獨立編址，即I/O映射方式。

（1）統(tǒng)一編址：

端口地址和存儲器地址統(tǒng)一編址。在這種編址方式中，I/O端口和內存單元統(tǒng)一編址，即把I/O端口當作內存單元對待，從整個內存空間中劃出一個子空間給I/O端口，每一個

I/O端口分配一個地址碼，用訪問存儲器的指令對I/O端口進行操作。這種編址方式的優(yōu)點是：I/O端口的數(shù)目幾乎不受限制；訪問內存的指令均適用于I/O端口，對I/O端口的數(shù)據處理能力強；CPU無需產生區(qū)別訪問內存操作和I/O操作的控制信號，從而可減少引腳。其缺點是：程序中I/O操作不清晰，難以區(qū)分程序中的I/O操作和存儲器操作；I/O端口占用了一部分內存空間；I/O端口地址譯碼電路較復雜（因為內存的地址位數(shù)較多）。（2）獨立編址：I/O端口編址和存儲器的編址相互獨立，即I/O端口地址空間和存儲器地址空間分開設置，互不影響。采用這種編址方式，對I/O端口的操作使用輸入／輸出指令（I/O指令）。

I/O獨立編址的優(yōu)點是：不占用內存空間；使用I/O指令，程序清晰，很容易看出是I/O操作還是存儲器操作；譯碼電路比較簡單（因為I/O端口的地址空間一般較小，所用

地址線也就較少）。其缺點是：只能用專門的I/O指令，訪問端口的方法不如訪問存儲器的方法多。上面兩種編址方式各有優(yōu)點和缺點，究竟采用哪一種取決于系統(tǒng)的總體設計。在一個系統(tǒng)中也可以同時使用兩種方式，前提是首先要支持I/O獨立編址。Intel的x86微處理器都支持I/O獨立編址，因為它們的指令系統(tǒng)中都有I/O指令，并設置了可以區(qū)分I/O訪問和存儲器訪問的控制信號引腳。而一些微處理器或單片機，為了減少引腳，從而減少芯片占用面積，不支持I/O獨立編址，只能采用存儲器統(tǒng)一編址。8.1.3

I/O設備的數(shù)據傳送控制方式

1.程序查詢方式

程序查詢方式是早期計算機中使用的一種方式。其過程是由CPU不斷查詢I/O設備是否已作好準備，從而控制I/O設備與主機交換信息。采用這種方式實現(xiàn)主機和I/O設備交換信息，要求I/O設備接口內設置一個能反映設備是否準備就緒的狀態(tài)標記，CPU通過對此標記的檢測，可得知設備的準備情況。某CPU從外設讀數(shù)據塊的執(zhí)行流程如圖8.1所示，由圖可

以看出，CPU啟動I/O設備后便開始對I/O設備的狀態(tài)進行查詢。若數(shù)據未準備就緒，就繼續(xù)查詢；若數(shù)據準備就緒，就將數(shù)據從I/O設備接口讀出，送到CPU，再由CPU送到主存。圖8.1程序查詢方式采用程序查詢方式，數(shù)據在CPU和外圍設備之間的傳送完全靠計算機程序控制，其優(yōu)點是CPU的操作和外圍設備的操作能夠同步，而且硬件結構比較簡單，易于實現(xiàn)。其缺點是CPU效率低，因為外圍設備動作很慢，程序進入查詢循環(huán)時將白白浪費掉CPU很多時間，CPU此時只能等待，不能處理其他業(yè)務。即使CPU采用定期地由主程序轉向查詢設備狀態(tài)的子程序進行掃描輪詢的辦法，CPU寶貴資源的浪費也是可觀的。因此，這種方式適合于在CPU不太忙且傳輸速度不高的情況下采用，當前除單片機外，很少使用程序查詢方式。

2.程序中斷方式

中斷是外圍設備用來“主動”通知CPU，準備送出輸入數(shù)據或接收輸出數(shù)據的一種方法。通常，當一個中斷發(fā)生時，CPU暫停它的現(xiàn)行程序，而轉向中斷處理程序，從而可以輸入或輸出一個數(shù)據。當中斷處理完畢后，CPU又返回到它原來的任務，并從它停止的地方開始執(zhí)行程序。這種方式下，若無外設提出請求，CPU一直在處理原來的任務?？梢钥闯觯?jié)省了CPU寶貴的時間，是管理I/O操作的一個比較有效的方法。程序中斷方式一般適用于隨機出現(xiàn)的服務，并且一旦提出要求，應立即進行。同程序查詢方式相比，中斷方式下的硬件結構相對復雜一些，服務開銷時間較大。

3.直接存儲器訪問（DMA）方式

前面已經介紹了兩種數(shù)據傳送方式，其中中斷傳送方式在很大程度上提高了CPU的利用率，對慢速外設尤為明顯。但是中斷傳送方式不適用于快速數(shù)據傳送。用中斷傳送方式每傳送一個數(shù)據都要進入一次中斷，在中斷服務程序中真正用于數(shù)據傳送的時間并不多，而是要花費較多的時間去做保護斷點、保護現(xiàn)場、恢復現(xiàn)場、中斷返回等輔助性工作。對于快速設備來說，這會造成數(shù)據的丟失或誤操作。程序中斷方式和程序查詢方式有一個共同點，即數(shù)據傳送都是通過CPU執(zhí)行指令來完成的，而CPU指令系統(tǒng)只支持CPU（寄存器）和存儲器／外設間的數(shù)據傳送。所以，如果外設要和存儲器進行數(shù)據交換，也必須經過CPU寄存器中轉，顯然，中轉浪費了時間。

由此設想，如果在外設和存儲器之間能開辟一個直接數(shù)據通道，數(shù)據傳送由另外的硬件來控制，那么既加快了傳送速度又減輕了CPU的負擔。DMA傳送方式正是受了這個啟發(fā)而提出的。DMA方式的工作特點是，當需要進行DMA傳送時，DMAC（DMA控制器）向CPU提出總線使用請求，獲得CPU響應后，DMAC控制總線，外設和存儲器之間的數(shù)據傳送在DMAC的控制下完成，此時，CPU處于空閑狀態(tài)。當然，DMA傳送方式的提出還有一個更直接的原

因，即中斷傳送方式和程序查詢方式從速度上滿足不了磁盤、磁帶等高速外設與存儲器之間進行數(shù)據交換的需要。這些設備的數(shù)據傳送有兩大特點：一是傳送速率高；二是成批傳送，即把設備的一批數(shù)據傳到一個內存區(qū)，或將一個內存區(qū)的全部數(shù)據傳送給設備，所以在數(shù)據傳送的同時還伴隨著內存指針的修改、傳送數(shù)據個數(shù)的統(tǒng)計以及傳送結束的判斷等。用CPU執(zhí)行指令方法無法滿足這種傳送要求。這里以早期的微機（IBMPC／XT）和當時的硬盤為例。那時硬盤的數(shù)據傳送速率為每秒5兆位，也就是每秒62.5萬字節(jié)。在IBMPC／XT中，CPU（8088）在內存與外部設備傳送數(shù)據時，用執(zhí)行指令方式，不包括尋址方式所用的時間只

是存儲器讀／寫總線周期的4個時鐘加上I/O讀／寫總線周期的5個時鐘（PC／XT的I/O讀／寫總線周期自動插入一個時鐘），當時鐘為4.77MHz時，每秒鐘能傳送53萬字節(jié)，若

再加上尋址方式和修改地址指針等操作所需的時間，CPU根本無法完成硬盤的數(shù)據傳送。而用DMAC8237來完成的話，傳送一個字節(jié)只需要4個時鐘周期，足以滿足任務需求。

4.通道方式

DMA方式的出現(xiàn)已經減輕了CPU對I/O操作的控制，使得CPU的效率有顯著的提高，而通道的出現(xiàn)則進一步提高了CPU的效率。這是因為，CPU將部分權力下放給通道。通道是一個具有特殊功能的處理器，在某些應用中稱為輸入/輸出處理器（IOP），它可以實現(xiàn)對外圍設備的統(tǒng)一管理和外圍設備與內存之間的數(shù)據傳送。這種方式大大提高了CPU的工作效率。然而這種提高CPU效率的辦法是以花費更多硬件為代價的。在上述I/O設備的四種數(shù)據傳送控制方式中，程序查詢方式和程序中斷方式主要由CPU執(zhí)行程序來完成I/O操作，因此這兩者均稱為程序控制I/O方式，其特點是CPU效率低、數(shù)

據傳輸速度慢，適用于數(shù)據傳輸率比較低的外圍設備。DMA方式和通道方式主要由專用硬件來完成I/O操作，其特點是CPU的效率高、數(shù)據傳輸速度快，適用于數(shù)據傳輸率比較高的外圍設備。

8.2程序中斷方式

8.2.1中斷的基本概念

1.中斷概念

所謂中斷，是一個過程，即CPU在正常執(zhí)行程序的過程中，遇到外部／內部的緊急事件需要處理，暫時中斷當前程序的執(zhí)行，而轉去為該事件服務，待服務完畢，再返回到暫停處（斷點）繼續(xù)執(zhí)行原來的程序。為事件服務的程序稱為中斷服務程序或中斷處理程序。嚴格地說，上面的描述是針對硬件事件引起的中斷而言的。用軟件方法也可以引起中斷，即事先在程序中安排特殊的指令，CPU執(zhí)行到該類指令時，轉去執(zhí)行相應的一段預先安排好的程序，然后再返回去執(zhí)行原來的程序，這可稱為軟中斷。把軟中斷考慮進去，可給中斷再下一個定義：中斷是一個過程，是CPU在執(zhí)行當前程序的過程中因硬件或軟件的原因插入了另一段程序運行的過程。因硬件原因引起的中斷過程的出現(xiàn)是不可預測的，即隨機的，而軟中斷是事先安排的。圖8.2給出了中斷處理的基本過程。主程序只是在設備A、B、C數(shù)據準備就緒并發(fā)出相應的中斷請求時，才去進行中斷處理，完成數(shù)據傳送操作。在速度較慢的外圍設備準備自己的數(shù)據時，CPU照常執(zhí)行自己的主程序。從這個意義上說，CPU和外圍設備的一些操作是并行地進行的，因而同串行進行的程序查詢方式相比，計算機系統(tǒng)的效率是大大提高了。圖8.2中斷處理示意圖

2.中斷源

凡是能引起中斷的設備或事件均稱為中斷源。中斷源向中斷系統(tǒng)發(fā)出請求中斷的申請，稱為中斷請求。同時可能有多個中斷請求，這時中斷系統(tǒng)需要按事先確定的中斷響應優(yōu)先次序對優(yōu)先級高的中斷請求予以響應。所謂中斷響應，就是允許其中斷CPU現(xiàn)行程序的運行，轉去對該請求進行預處理，包括保存好斷點現(xiàn)場，調出有關處理該中斷的中斷處理程序，準備運行。這部分工作在大多數(shù)機器上都是采用交換新舊程序狀態(tài)字PSW的辦法來實現(xiàn)的。當然為了某種需要，中斷系統(tǒng)也可以對中斷請求進行屏蔽，使之暫時得不到響應。目前，微機中的中斷源一般有以下幾種：

（1）外設的服務請求：系統(tǒng)外設要求與CPU交換信息而產生的中斷。如鍵盤在用戶敲了一個鍵后向CPU提出中斷請求，請求CPU接收該按鍵的編碼。又如打印機在打印完一個字符后向CPU提出中斷請求，請求CPU輸出下一個要打印的字符（有的打印機設有數(shù)據緩沖區(qū)，在緩沖區(qū)的數(shù)據都打印完后，才提出中斷請求）。

（2）CPU內部事件：程序員的疏忽或算法上的差錯，使程序在運行過程中出現(xiàn)多種錯誤而產生的中斷，如除法錯、運算溢出等。（3）硬件故障中斷：機器在運行過程中，硬件出現(xiàn)偶然性或固定性的錯誤而引起的中斷，例如電源掉電、內存出錯等。

（4）軟中斷：又稱為軟件中斷，是用軟件方法產生中斷，即在程序中安排特定的指令：INT<中斷類型號>，當程序執(zhí)行到該類指令時，進入到中斷類型號所對應的中斷服務程序。

顯然，軟中斷是人為安排的，而上面介紹的3種硬件中斷源引起的中斷是隨機的。在PC系列機中，軟中斷是調用操作系統(tǒng)功能的一種方法。

3.中斷識別

當CPU響應中斷、保護斷點之后，就要進行中斷源的識別，即尋找中斷源，找到相應的中斷服務程序入口。識別中斷源有三種方法：查詢法、向量法和強置程序計數(shù)器法。

（1）查詢法。這是通過程序來查詢是哪一個中斷源提出的中斷請求的方法。該方法需要必要的硬件支持，如圖8.3所示。圖8.3中斷查詢接口電路設置一個輸入端口（寄存器），以便CPU可通過該端口讀取各個中斷請求觸發(fā)器的狀態(tài)。在響應中斷周期之后，所有的中斷都先進入到一個查詢流程。先看中斷源1是否提出請求，若是，則轉去執(zhí)行中斷源1的中斷服務程序，否則再看中斷源2是否提出請求，若是，則轉去執(zhí)行中斷源2的中斷服務程序，否則繼續(xù)查看后面的中斷源。查詢的順序決定

了中斷的優(yōu)先級，這是因為，當發(fā)現(xiàn)一個中斷源提出中斷請求后，就轉去執(zhí)行相應的服務程序，而不再繼續(xù)向下查找，不管它們是否也提出了請求。在圖8.3中，中斷源1的級別

最高，中斷源2的級別次之，中斷源n的級別最低。

查詢法的優(yōu)點是硬件簡單、程序層次分明，只要改變程序中的查詢次序即可改變中斷源的中斷優(yōu)先級，而不必變更硬件連接。其缺點是速度慢（從CPU響應中斷到進入中斷服

務的時間較長），實時性差，特別是當中斷源較多時，這種情況尤為突出。此外，查詢要占用CPU的時間，降低了CPU的使用效率。（2）向量法（矢量法）。這是一種硬件方法。在CPU發(fā)出中斷響應信號時，由硬件產生當前所有請求中級別最高的中斷源的中斷標識碼（早期微機系統(tǒng)中稱之為中斷向量，向量法因此得名，而在8086／8088系統(tǒng)以及PC系列機中稱之為中斷類型碼）。中斷標識碼是中斷源的識別標志，可用來形成相應的中斷服務程序的入口地址或存放中斷服務程序的首地址。當有中斷源提出請求時，中斷排隊與編碼器進行判優(yōu)并產生其中級別最高的中斷源的中斷標識碼。

在到來時，CPU通過三態(tài)門獲得中斷標識碼。從圖8.4中可以看出，用向量法識別中斷源不占用CPU額外的時間，在中斷響應周期即可完成，因此該方法得到了廣泛的應用。即便在功能相對簡單的單片機中，一般也采用此方法。

（3）強置程序計數(shù)器法。這是用于8080、Z80等8位CPU的一種方法，早已被淘汰。它的基本做法是在CPU響應

中斷時，用硬件方法產生一條特殊指令（重新啟動指令），該指令將程序計數(shù)器PC強行置成中斷服務程序入口地址，從而進入中斷服務程序。圖8.4向量法中斷接口8.2.2中斷處理

不同計算機的中斷系統(tǒng)有所不同，但實現(xiàn)中斷時，都有一個相同的中斷過程，這個過程包括4個階段：中斷請求、中斷響應、中斷處理和中斷返回。整個中斷處理過程如圖8.5所示。

1.中斷請求

當外部設備要求CPU為它服務時，外設先發(fā)送“中斷請求”信號給CPU進行中斷申請。CPU在執(zhí)行完每條指令后去檢查“中斷請求”輸入線，看是否有外部發(fā)來的“中斷請求”。CPU有權決定是否響應中斷：若允許申請，則用指令打開中斷觸發(fā)器；若不允許申請，則用指令關閉中斷觸發(fā)器。沒有獲得允許的中斷請求稱為中斷被屏蔽。圖8.5中斷處理過程

CPU有權決定是否響應中斷：若允許申請，則用指令打開中斷觸發(fā)器；若不允許申請，則用指令關閉中斷觸發(fā)器。沒有獲得允許的中斷請求稱為中斷被屏蔽。

例如在實時控制時，需采集一段連續(xù)數(shù)據，為防止數(shù)據丟失，不允許其他中斷請求；再如執(zhí)行管理程序中某些重要程序時，用指令進行屏蔽。

2.中斷響應

當外部設備發(fā)出中斷請求后，如果中斷已經開放并且沒有其他外設申請DMA傳輸，則CPU在當前指令執(zhí)行結束時響應中斷，進入中斷的響應周期。

3.中斷處理

CPU經過中斷響應周期之后，就進入到中斷服務程序并執(zhí)行。為了不破壞主程序被中斷時的現(xiàn)場以及允許中斷服務期間響應更高級的中斷，中斷服務程序一般采用以下結構：

（1）保護現(xiàn)場：將中斷服務程序中要用到的寄存器的內容壓入堆棧；

（2）中斷服務：針對中斷源的具體服務；

（3）恢復現(xiàn)場：將保護現(xiàn)場時壓入堆棧的內容彈出。

4.中斷返回

中斷服務程序結束后，執(zhí)行中斷返回。首先CPU開放中斷，表示CPU從現(xiàn)在開始可以受理另一個設備提出的中斷請求，然后自動將保存在堆棧中的標志FR、斷點依次彈出并裝

入，這個過程也稱為恢復程序斷點，使程序回到中斷前的地址開始繼續(xù)執(zhí)行。8.2.3多重中斷

由于中斷源相互獨立且隨機地發(fā)出中斷請求，因此常常會同時發(fā)生多個中斷請求。同一類中的各中斷請求的響應和處理的優(yōu)先次序，一般不是由中斷系統(tǒng)的硬件而是由其軟件或通道來管理的。而不同類的中斷就要根據中斷的性質、緊迫性、重要性以及軟件處理的方便性把它們分成不同的級別。中斷系統(tǒng)按中斷源的級別高低來響應。通常把優(yōu)先級最高的中斷定為一級，其次是二級，再次是三級，依此類推。不同機器對優(yōu)先級高低的劃分存在差異。在同時發(fā)生多個不同中斷類的中斷請求時，中斷響應硬件中的排隊器決定響應的次序。然而，中斷的處理要由中斷服務程序來完成，而中斷服務程序在執(zhí)行前或執(zhí)行中是可以被中斷的。這樣，中斷處理次序就可以不同于中斷響應次序。一般在處理某級中的某個中斷請求時，與它同級的或比它低級的中斷請求是不能中斷它的處理的，只有比它高級的中斷請求才能中斷其處理過程。等響應和處理完后，再繼續(xù)處理原先的那個中斷請求。中斷響應的次序用排隊器硬件實現(xiàn)，次序是由高到低排好序的。為了能根據需要，由操作系統(tǒng)靈活改變實際的中斷處理次序，很多機器都設置了中斷級屏蔽位寄存器，以決定某級中斷請求能否進入中斷響應排隊器。只要能進入的，總是讓高級別的優(yōu)先響應。程序狀態(tài)字（PSW）中包含有中斷級屏蔽位字段。只要操作系統(tǒng)將每一類中斷服務程序的現(xiàn)行程序狀態(tài)字中的中斷級屏蔽位設置成不同狀態(tài)，就可以實現(xiàn)所希望的中斷處理次序。

假設系統(tǒng)有4個中斷級，相應的每一級中斷程序的現(xiàn)行PSW中都有4位中斷級屏蔽位。其原理圖如圖8.6所示。圖8.6中斷響應硬件部分原理簡圖中斷屏蔽位為“0”時，表示對該級中斷開放，允許其進入中斷響應排隊器；為“1”時，表示屏蔽該級中斷。那么，要讓各級中斷處理次序和各級中斷響應次序一樣，都是1→2→

3→4，就只需按表8.1設置好各級中斷服務程序現(xiàn)行PSW中的中斷級屏蔽位即可。圖8.7中所示的①、②、③、④表示對應第i級中斷源發(fā)出的中斷請求，例如③表示第3級中斷源發(fā)出的中斷請求。現(xiàn)假設運行用戶程序的過程中，出現(xiàn)了圖8.7中所示的中斷請求。用戶程序不能屏蔽任何中斷請求，所以執(zhí)行用戶程序時，其現(xiàn)行PSW中的中斷級屏蔽位均為1。當②、③級中斷請求同時到來時，它們均進入排隊器，CPU優(yōu)先響應②級中斷請求。此時CPU中斷用戶程序的執(zhí)行，通過交換PSW實現(xiàn)程序切換，即將用戶程序所用到的關鍵寄存器、中斷碼、斷點等現(xiàn)狀作為舊PSW保存到內存指定單元，再從內存另一指定單元取出對應②級中斷處理程序的PSW建立起新現(xiàn)場。由于②級中斷處理程序的中斷級屏蔽位0111被放置到中斷級屏蔽位寄存器，因此，對③級中斷請求不予響應，開始執(zhí)行②級中斷處理程序。即使在②級中斷處理程序執(zhí)行過程中出現(xiàn)④級中斷請求，也一樣不予響應，直到②級中斷處理程序執(zhí)行完，交換PSW，又返回到原被中斷前的用戶程序。此時，用戶程序狀態(tài)字中的中斷級屏蔽位全為“1”，使③、④級中斷請求又同時進入排隊器。在優(yōu)先響應③級中斷請求并處理完后，又回到用戶程序，再對④級中斷請求進行響應和處理，完成后又返回到用戶程序繼續(xù)執(zhí)行。圖8.7中斷處理次序為1→2→3→4示例用戶程序執(zhí)行過程中，又發(fā)生了②級中斷請求，在對其響應和處理過程中，又發(fā)生了①級中斷請求。由于②級中斷處理程序的中斷級屏蔽位為0111，對①級中斷請求開放，因此①級中斷請求進入排隊器，從而轉去響應①級中斷請求并進行處理。由于①級中斷處理程序的中斷級屏蔽位為1111，所以只有執(zhí)行完①級中斷處理程序后才能返回到上一次被中斷的②級中斷處理程序繼續(xù)執(zhí)行，完成后再返回到前一次的斷點，即用戶程序繼續(xù)執(zhí)行。如果想改變中斷處理次序，只需要將各中斷級處理程序的中斷級屏蔽位按需要的次序進行修改就可以了。例如，若想把中斷處理次序改為1→4→3→2，則對應的各中斷級處理

程序的中斷級屏蔽位按表8.2修改即可?，F(xiàn)假設在運行用戶程序過程中，同時發(fā)生①、②、③、④級中斷請求，其處理過程如圖8.8所示。可以看出，此時各級中斷處理完的先后順序變成了1→4→3→2。所以，只要操作系統(tǒng)根據需要用軟件的方法改變各級中斷處理程序的中斷級屏蔽位狀態(tài)，就可以改變實際中斷處理的先后順序。這就是中斷系統(tǒng)采用軟硬結合的好處。中斷響應用排隊器硬件實現(xiàn)可以加快響應和斷點現(xiàn)場保存，中斷處理采用軟件技術實現(xiàn)可以提供很大的靈活性。圖8.8中斷處理次序為1→4→3→2示例8.3

DMA方式

8.3.1

DMA的基本概念

直接存儲器訪問（DMA）是一種完全由硬件執(zhí)行I/O交換的工作方式。在這種方式中，DMA控制器從CPU那里完全接管對總線的控制，數(shù)據交換不經過CPU，而直接在內存和I/O設備之間進行。DMA方式一般用于高速成組數(shù)據傳送。DMA控制器將向內存發(fā)出地址和控制信號，修改地址，對傳送的字的個數(shù)計數(shù)，并且以中斷方式向CPU報告?zhèn)魉筒僮鞯慕Y束。

DMA方式的主要優(yōu)點是速度快。由于CPU根本不參加傳送操作，因此就省去了CPU取指令、取數(shù)、送數(shù)等操作。在數(shù)據傳送過程中，沒有保存現(xiàn)場、恢復現(xiàn)場之類的工作。內存地址修改、傳送字個數(shù)的計數(shù)等等，也不是由軟件實現(xiàn)，而是用硬件線路直接實現(xiàn)的。所以DMA方式能滿足高速I/O設備的要求，也有利于CPU效率的發(fā)揮。各種DMA至少能執(zhí)行以下一些基本操作：

（1）從外圍設備發(fā)出DMA請求；

（2）CPU響應DMA請求，把CPU的工作方式改成DMA操作方式，DMA控制器從CPU那里接管總線的控制權；（3）由DMA控制器對內存尋址，即決定數(shù)據傳送的內存單元地址，并對數(shù)據傳送個數(shù)進行計數(shù)，執(zhí)行數(shù)據傳送的操作；

（4）向CPU報告DMA操作的結束。

需要注意的是，在DMA方式中，一批數(shù)據傳送前的準備工作以及傳送結束后的處理工作，均由管理程序承擔，而DMA控制器僅負責數(shù)據傳送的工作。8.3.2

DMA的三種工作方式

1.停止CPU訪問內存

當外圍設備要求傳送一批數(shù)據時，由DMA控制器發(fā)一個停止信號給CPU，要求CPU放棄對地址總線、數(shù)據總線和有關控制總線的使用權。DMA控制器獲得總線控制權以后，開始進行數(shù)據傳送。在一批數(shù)據傳送完畢后，DMA控制器通知CPU可以使用內存，并把總線控制權交還給CPU。在這種DMA傳送過程中，CPU基本處于不工作狀態(tài)或者說保持狀態(tài)。這種傳送方式的時間圖如圖8.9所示。圖8.9停止CPU訪問內存方式這種方式的優(yōu)點是控制簡單，它適用于數(shù)據傳輸率很高的設備進行成組傳送。其缺點是在DMA控制器訪內階段，內存的效能沒有充分發(fā)揮，相當一部分內存工作周期是空閑的。這是因為，外圍設備傳送兩個數(shù)據之間的間隔一般總是大于內存存儲周期，即使高速I/O設備也是如此。

2.周期挪用

當I/O設備沒有DMA請求時，CPU按程序要求訪問內存；一旦I/O設備有DMA請求，則由I/O設備挪用一個或幾個內存周期。I/O設備要求DMA傳送時可能遇到兩種情況：（1）此時CPU不需要訪內，例如CPU正在執(zhí)行乘法指令。由于乘法指令執(zhí)行時間較長，此時I/O訪內與CPU訪內沒有沖突，即I/O設備挪用一兩個內存周期對CPU執(zhí)行程序沒有任何影響。

（2）I/O設備要求訪內時CPU也要求訪內，這就產生了訪內沖突，在這種情況下I/O設備訪內優(yōu)先，因為I/O訪內有時間要求，前一個I/O數(shù)據必須在下一個訪內請求到來之前存取完畢。顯然，在這種情況下I/O設備挪用一二個內存周期，意味著CPU延緩了對指令的執(zhí)行，或者更明確地說，在CPU執(zhí)行訪內指令的過程中插入了DMA請求，挪用了一二個內存周期。這種傳送方式的時間圖如圖8.10所示。圖8.10周期挪用方式與停止CPU訪內的DMA方法比較，周期挪用的方法既實現(xiàn)了I/O傳送，又較好地發(fā)揮了內存和CPU的效率，是一種廣泛采用的方法。但是I/O設備每一次周期挪用都有申請總線控制權、建立總線控制權和歸還總線控制權的過程，所以傳送一個字對內存來說要占用一個周期，但對DMA控制器來說一般要2～5個內存周期（視邏輯線路的延遲而定）。因此，周期挪用的方法適用于I/O設備讀/寫周期大于內存存儲周期的情況。

3.DMA與CPU交替訪內

如果CPU的工作周期比內存存取周期長很多，此時采用交替訪內的方法可以使DMA傳送和CPU同時發(fā)揮最高的效率。假設CPU工作周期為1.2μs，內存存取周期小于0.6μs，那

么一個CPU周期可分為C1和C2兩個分周期，其中C2供DMA控制器訪存，C1專供CPU訪存。

這種傳送方式的時間圖如圖8.11所示。圖8.11

DMA與CPU交替訪內方式這種方式不需要總線使用權的申請、建立和歸還過程，總線使用權的行使是通過C1和C2分時進行的。CPU和DMA控制器各自有自己的訪內地址寄存器、數(shù)據寄存器和讀/寫信號等控制寄存器。在C2周期中，如果DMA控制器有訪內請求，可將地址、數(shù)據等信號送到總線上。

在C1周期中，如果CPU有訪內請求，同樣傳送地址、數(shù)據等信號。事實上，對于總線，這是用C1、C2控制的一個多路轉換器，這種總線控制權的轉移幾乎不需要什么時間，所以對DMA傳送來講效率是很高的。

這種傳送方式又稱為“透明的DMA”方式，其來由是這種DMA傳送對CPU來說，如同透明的玻璃一般，沒有任何感覺或影響。在透明的DMA方式下工作，CPU既不停止主程序的運行，也不進入等待狀態(tài)，是一種高效率的工作方式。當然，相應的硬件邏輯也就更加復雜。8.3.3

DMA控制器的組成和工作原理

1.DMA控制器的基本組成

一個DMA控制器，實際上是采用DMA方式的外圍設備與系統(tǒng)總線之間的接口電路，這個接口電路是在中斷接口的基礎上再加DMA機構組成的。一個最簡單的DMA控制器邏輯結構如圖8.12所示，它由以下邏輯部件組成：

（1）內存地址計數(shù)器。該計數(shù)器用于存放內存中要交換的數(shù)據的地址。在DMA傳送前，須通過程序將數(shù)據在內存中的起始位置（首地址）送到內存地址計數(shù)器。而當DMA傳送時，每交換一次數(shù)據，都將地址計數(shù)器加“1”，從而以增量方式給出內存中要交換的一批數(shù)據的地址。（2）字計數(shù)器。該計數(shù)器用于記錄傳送數(shù)據塊的長度（多少字數(shù)）。其內容也是在數(shù)據傳送之前由程序預置的，通常以補碼形式表示。在DMA傳送時，每傳送一個字，字計數(shù)器就加“1”，當計數(shù)器溢出即最高位產生進位時，表示這批數(shù)據傳送完畢，于是引起DMA控制器向CPU發(fā)中斷信號。

（3）數(shù)據緩沖寄存器。該寄存器用于暫存每次傳送的數(shù)據（一個字）。當輸入時，由設備（如磁盤）送往數(shù)據緩沖寄存器，再由緩沖寄存器通過數(shù)據總線送到內存；當輸出時，由內存通過數(shù)據總線送到數(shù)據緩沖寄存器，然后再送到設備。圖8.12

DMA控制器邏輯結構（4）DMA請求標志。每當設備準備好一個數(shù)據字后給就出一個控制信號，使DMA請求標志置“1”。該標志置位后向控制/狀態(tài)邏輯發(fā)出DMA請求，后者又向CPU發(fā)出總線使用權的請求（HOLD），CPU響應此請求后發(fā)回響應信號HLDA，控制/狀態(tài)邏輯接收此信號后發(fā)出DMA響應信號，使DMA請求標志復位，為交換下一個字作好準備。

（5）控制/狀態(tài)邏輯。該邏輯電路由控制和時序電路以及狀態(tài)標志等組成，用于修改內存地址計數(shù)器和字計數(shù)器，指定傳送類型（輸入或輸出），并對DMA請求信號和CPU響應信號進行協(xié)調和同步。（6）中斷機構。當字計數(shù)器溢出時（全0），意味著一組數(shù)據交換完畢，由溢出信號觸發(fā)中斷機構，向CPU提出中斷報告。這里的中斷與上一節(jié)介紹的I/O中斷所采用的技術相

同，但中斷的目的不同，前面是為了數(shù)據的輸入或輸出，而這里是為了報告一組數(shù)據傳送結束。因此它們是I/O系統(tǒng)中不同的中斷事件。

2.DMA數(shù)據傳送過程

DMA的數(shù)據傳送過程可分為三個階段：傳送前預處理、正式傳送、傳送后處理。

傳送前預處理也可以看做是DMAC的初始化，即由CPU執(zhí)行幾條輸入/輸出指令，測試設備狀態(tài)，向DMA控制器的設備地址寄存器中送入設備號并啟動設備，向內存地址計數(shù)器中送入起始地址，向字計數(shù)器中送入交換的數(shù)據字個數(shù)。在這些工作完成后，CPU繼續(xù)執(zhí)行原來的主程序。正式傳送是指當外設準備好發(fā)送數(shù)據（輸入）或接收數(shù)據（輸出）時，它發(fā)出DMA請求，由DMA控制器向CPU發(fā)出總線使用權的請求（HOLD），當DMA控制器獲得總線控制權后即可進行數(shù)據的傳送操作。圖8.13給出了停止CPU訪內方式的DMA傳送數(shù)據的流程圖。

DMA的數(shù)據傳送是以數(shù)據塊為基本單位進行的，因此，每次DMA控制器占用總線后，無論是數(shù)據輸入操作，還是輸出操作，都是通過循環(huán)來實現(xiàn)的。當進行輸入操作時，外圍設備的數(shù)據（一次一個字或一個字節(jié)）傳向內存；當進行輸出操作時，內存的數(shù)據傳向外圍設備。

傳送后處理是指當DMA的中斷請求得到響應后，CPU停止主程序的執(zhí)行，轉去執(zhí)行中斷服務程序，做一些DMA傳送的結束處理工作。這些工作包括：校驗送入內存的數(shù)據是否正確；決定繼續(xù)用DMA方式傳送下去，還是結束傳送；測試在傳送過程中是否發(fā)生了錯誤等。圖8.13

DMA傳送數(shù)據的流程圖8.4通道方式

8.4.1通道的基本概念

1.通道的功能

通道的出現(xiàn)進一步提高了CPU的效率。因為通道是一個特殊功能的處理器，它有自己的指令和程序，專門負責數(shù)據輸入/輸出的傳輸控制，而CPU將“傳輸控制”的功能下放給通道后只負責“數(shù)據處理”功能。這樣，通道與CPU分時使用內存，實現(xiàn)了CPU內部的數(shù)據處理與I/O設備的并行工作。計算機系統(tǒng)的典型通道結構如圖8.14所示，它具有兩種類型的總線：一種是存儲總線，承擔通道與內存、CPU與內存之間的數(shù)據傳輸任務；另一種是通道總線，即I/O總線，承擔外圍設備與通道之間的數(shù)據傳送任務。這兩類總線可以分別按照各自的時序同時進行工作。

由圖8.14可以看出，通道總線可以接若干個設備控制器，一個設備控制器可以接一個或多個設備。因此，從邏輯結構上講，I/O系統(tǒng)一般具有四級連接：CPU與內存通道設備控制器外圍設備。為了便于通道對各設備的統(tǒng)一管理，對同一系列的機器，通道與

設備控制器之間都有統(tǒng)一的標準接口，設備控制器與設備之間則根據設備要求不同而采用專用接口。

另一方面，具有通道的機器一般是大、中型計算機，數(shù)據流通量很大。如果所有的I/O設備都接在一個通道上，那么通道將成為限制系統(tǒng)效能的瓶頸。因此大、中型計算機的I/O

系統(tǒng)一般接有多個通道。當然，設立多個通道的另一好處是，對不同類型的I/O設備可以進行分類管理。圖8.14典型通道結構存儲管理部件是內存的控制部件，它的主要任務是根據事先確定的優(yōu)先次序，決定下一周期由哪個部件使用存儲總線訪問內存。由于大多數(shù)I/O設備是旋轉性的設備，讀/寫信號具有實時性，不及時處理會丟失數(shù)據，因此通道與CPU同時要求訪內時，通道優(yōu)先權高于CPU。

在多個通道有訪內請求時，選擇通道和數(shù)組多路通道的優(yōu)先權高于字節(jié)多路通道，因為前者一般連接高速設備。

通道的基本功能是執(zhí)行通道指令、組織外圍設備和內存進行數(shù)據傳輸、按I/O指令要求啟動外圍設備、向CPU報告中斷等，具體有以下五項功能：（1）接受CPU的I/O指令，按指令要求向指定通道和外設發(fā)出操作命令。

（2）執(zhí)行通道程序，控制外設與內存之間的數(shù)據傳送，不但要提供數(shù)據緩沖，而且還要完成傳送信息的分拆和裝配。（3）指出外設讀/寫信息所在的位置，即提供外圍設備內部地址，同時指出與外圍設備交換信息的內存首地址和傳送的數(shù)據量。

（4）接收外圍設備和子通道的狀態(tài)信息，形成并保存通道本身的狀態(tài)信息，根據要求將這些狀態(tài)信息送到內存的指定單元，供CPU使用。（5）將外圍設備的中斷請求和通道本身的中斷請求按次序及時報告CPU。

因此，通道具有與DMA控制器相似的硬件結構，它不僅承擔了DMA控制器的功能和CPU對DMA控制器的初始化工作，而且也實現(xiàn)了對低速外設采用程序中斷方式進行數(shù)據傳送的管理。通道分擔了計算機系統(tǒng)中全部或大部分輸入/輸出功能，提高了CPU效率。

2.CPU對通道的管理

CPU是通過執(zhí)行I/O指令、編寫通道程序和處理來自通道的中斷，來實現(xiàn)對通道的管理的。

I/O指令是CPU指令系統(tǒng)的一部分，是專門控制輸入/輸出操作的指令。CPU通過查詢通道、外設狀態(tài)和啟停通道的I/O指令管理通道。通過運行操作系統(tǒng)的設備管理程序為通道編

寫通道程序。通道程序一般存儲在主存指定位置，若通道專設存儲器，則存入該存儲器。通道程序由通道指令組成，由通道執(zhí)行。當通道被啟動后，CPU就可退出管態(tài)，返回目態(tài)程序繼續(xù)運行，而通道則按通道程序組織I/O操作，進入通道數(shù)據傳送期，開始通道與設備間的數(shù)據傳送，直到通道程序完全執(zhí)行完為止。通常把CPU運行操作系統(tǒng)的管理程序的狀態(tài)稱為管態(tài)，而把CPU執(zhí)行目的程序時的狀態(tài)稱為目態(tài)。大中型計算機的I/O指令都是管態(tài)指令，只有當CPU處于管態(tài)時,才能運行I/O指令,目態(tài)時不能運行I/O指令。這是因為大中型計算機的軟、硬件資源為多個用戶所共享，而不是分給某個用戶專用。

來自通道的中斷有兩種，一種是數(shù)據傳送結束中斷，另一種是故障中斷。CPU響應中斷請求后，第二次轉入管態(tài)，調出管理程序對輸入/輸出中斷請求進行處理。由于每完成一次輸入/輸出只需兩次進入管態(tài)，大大減少了對CPU執(zhí)行目態(tài)程序的干擾，又由于計算機系統(tǒng)中的多個通道都可以同時運行自己的通道程序，因此顯著提高了CPU的效率。

3.通道對設備控制器的管理

通道通過使用通道指令控制設備控制器進行數(shù)據傳送操作，并以通道狀態(tài)字接收設備控制器反映的外圍設備的狀態(tài)。因此，設備控制器是通道對I/O設備實現(xiàn)傳輸控制的執(zhí)行機構。

設備控制器的具體任務如下：

（1）從通道接收通道指令，控制外圍設備完成所要求的操作。

（2）向通道反映外圍設備的狀態(tài)。

（3）將各種外圍設備的不同信號轉換成通道能夠識別的標準信號。8.4.2通道的種類

根據通道工作方式的不同，通道可以分為選擇通道、數(shù)組多路通道和字節(jié)多路通道三種類型。

1.選擇通道

選擇通道又稱高速通道，在物理上它可以連接多個設備，但是這些設備不能同時工作，在某一段時間內通道只能選擇一個設備進行工作。選擇通道很像一個單道程序的處理器，在一段時間內只允許執(zhí)行一個設備的通道程序，只有當這個設備的通道程序全部執(zhí)行完畢后，才能執(zhí)行其他設備的通道程序。選擇通道主要用于連接高速外圍設備，如磁盤、磁帶、高速數(shù)據采集系統(tǒng)等，信息以成組方式高速傳輸。由于數(shù)據傳輸率很高，可以達到1.5MB/s，即0.67μs傳送一個字節(jié)，通道在傳送兩個字節(jié)之間已很少空閑，因此在數(shù)據傳送期間只為一臺設備服務是合理的。但是這類設備的尋址輔助操作時間較長，在尋址時間內，通道并沒有用來傳送數(shù)據，而是處于等待狀態(tài)，因此整個通道的利用率不是很高。

2.數(shù)組多路通道

數(shù)組多路通道是對選擇通道的一種改進，它的基本思想是：當某設備進行數(shù)據傳送時，通道只為該設備服務；當設備在執(zhí)行尋址等控制性動作時，通道暫時斷開與這個設備的連接，掛起該設備的通道程序，去為其他設備服務，即執(zhí)行其他設備的通道程序。所以數(shù)組多路通道很像一個多道程序的處理器。