數(shù)字電子技術(shù)（第3版）-課件 第五章2

數(shù)字電子技術(shù)中北大學(xué)

DigitalElectronicsTechnology主要要求：

理解計數(shù)器的分類，理解計數(shù)器的計數(shù)規(guī)律。掌握二進(jìn)制計數(shù)器的組成和工作原理。5.5計數(shù)器

理解常用集成二進(jìn)制和十進(jìn)制計數(shù)器的功能及其應(yīng)用。

第5章時序邏輯電路

一、計數(shù)器的作用與分類計數(shù)器(Counter)用于計算輸入脈沖個數(shù)，還常用于分頻、定時等。

計數(shù)器分類如下：按時鐘控制方式不同分異步計數(shù)器同步計數(shù)器第5章時序邏輯電路

按計數(shù)增減分加法計數(shù)器

減法計數(shù)器

加/

減計數(shù)器(又稱可逆計數(shù)器)對計數(shù)脈沖作遞增計數(shù)的電路。對計數(shù)脈沖作遞減計數(shù)的電路。

在加

/

減控制信號作用下，可遞增也可遞減計數(shù)的電路。

按計數(shù)進(jìn)制分

按二進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計數(shù)的電路

按十進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計數(shù)的電路

二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器任意進(jìn)制計數(shù)器(又稱N進(jìn)制計數(shù)器)

二進(jìn)制和十進(jìn)制以外的計數(shù)器第5章時序邏輯電路

計數(shù)器的計數(shù)規(guī)律Q0Q1Q2計數(shù)器狀態(tài)計數(shù)順序000811170116101500141103010210010000二進(jìn)制加法計數(shù)器

計數(shù)規(guī)律舉例二進(jìn)制減法計數(shù)器

計數(shù)規(guī)律舉例“000–1”不夠減，需向相鄰高位借“1”，借“1”后作運(yùn)算“1000–1=111”。Q0Q1Q2計數(shù)狀態(tài)計數(shù)順序000810070106110500141013011211110000第5章時序邏輯電路

8421碼十進(jìn)制加法計數(shù)器計數(shù)規(guī)律Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序10019000181110701106101050010411003010021000100001000000第5章時序邏輯電路

計數(shù)的最大數(shù)目稱為計數(shù)器的“?！保?/p>

M

表示。

模也稱為計數(shù)長度或計數(shù)容量。

N進(jìn)制

計數(shù)器計數(shù)規(guī)律舉例具有5個獨(dú)立的狀態(tài)，計滿5個計數(shù)脈沖后，電路狀態(tài)自動進(jìn)入循環(huán)。故為五進(jìn)制計數(shù)器。五進(jìn)制計數(shù)器也稱模5計數(shù)器；十進(jìn)制計數(shù)器則為模10計數(shù)器；3位二進(jìn)制計數(shù)器為模8計數(shù)器。Q0Q1Q2計數(shù)狀態(tài)計數(shù)順序000500141103010210010000第5章時序邏輯電路

FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD二、異步計數(shù)器(一)異步二進(jìn)制計數(shù)器

1.電路構(gòu)成與工作原理FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD11J1K1J1K1J1K1J1KC1CPC1Q0C1Q1C1Q2

JK觸發(fā)器構(gòu)成的異步計數(shù)器第5章時序邏輯電路

00010010CPQ3Q0Q1Q20000來一個CP

翻轉(zhuǎn)一次

來一個Q0

翻轉(zhuǎn)一次

來一個Q1

翻轉(zhuǎn)一次

來一個Q2

翻轉(zhuǎn)一次

11110000輸入第“1”個計數(shù)脈沖時，計數(shù)器輸出為“0001”；輸入第“2”個計數(shù)脈沖時，計數(shù)器輸出為“0010”。輸入第“15”個脈沖時，輸出“1111”，當(dāng)輸入第“16”個脈沖時，輸出返回初態(tài)“0000”，且Q3

端輸出進(jìn)位信號下降沿。因此，該電路構(gòu)成4位二進(jìn)制加法計數(shù)器。依次輸入脈沖時，計數(shù)狀態(tài)按

4位二進(jìn)制數(shù)遞增規(guī)律變化?！?/p>

工作原理第5章時序邏輯電路

CPQ3Q0Q1Q24位二進(jìn)制加法計數(shù)器工作波形2.計數(shù)器用作分頻器第5章時序邏輯電路

用D觸發(fā)器可構(gòu)成異步二進(jìn)制計數(shù)器嗎？如何連接？

◆

D觸發(fā)器構(gòu)成的異步二進(jìn)制加法計數(shù)器FF01DRC1Q0Q1Q2Q3FF11DRC1FF21DRC1FF31DRC1CPRDQ0Q1Q2Q31D1D1D1DC1CPQ0Q1Q2C1C1C1第5章時序邏輯電路

輸入第“15”個脈沖時，輸出“1111”，當(dāng)輸入第“16”個脈沖時，輸出返回初態(tài)“0000”，且Q3

端輸出進(jìn)位信號下降沿。因此，該電路構(gòu)成4位二進(jìn)制加法計數(shù)器?！?/p>

工作原理第5章時序邏輯電路

下面總結(jié)一下用不同種類觸發(fā)器構(gòu)成異步二進(jìn)制計數(shù)器的方法。異步二進(jìn)制計數(shù)器的成方法2.

異步二進(jìn)制計數(shù)器的構(gòu)成方法CPi

=Qi

-1CPi=Qi-1減法計數(shù)CPi=Qi-1CPi

=Qi

-1加法計數(shù)下降沿觸發(fā)式上升沿觸發(fā)式計數(shù)觸發(fā)器的觸發(fā)信號接法計數(shù)規(guī)律將觸發(fā)器接成計數(shù)觸發(fā)器，然后級聯(lián)，將計數(shù)脈沖CP從最低位時鐘端輸入，其他各位時鐘端接法如下表：第5章時序邏輯電路

同步二進(jìn)制加法計數(shù)器CO=Q3nQ2nQ1nQ0n進(jìn)位輸出信號FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOFF01J1K1FF11J1KQ0nFF21J1KQ0nQ1n&&FF31J1KQ0nQ2n&&Q1nQ0Q1Q2Q3CO&RDRRRR計數(shù)開始前先清零CPC1C1C1C1各觸發(fā)器都用CP

觸發(fā)1.同步二進(jìn)制加法計數(shù)器電路與工作原理第5章時序邏輯電路

三、同步計數(shù)器同步計數(shù)器為什么要那樣構(gòu)成呢？通過分析同步二進(jìn)制加法計數(shù)規(guī)律就可明白。因此，應(yīng)將觸發(fā)器接成

T觸發(fā)器；并接成T0=1，

T1=Q0n，

T2=Q1nQ0n，

T3=Q2nQ1nQ0n。即：最低位觸發(fā)器

T輸入為

1，其他觸發(fā)器

T輸入為其低位輸出的“與”信號。這樣，各觸發(fā)器當(dāng)其低位輸出信號均為1時，來一個時鐘就翻轉(zhuǎn)一次，否則狀態(tài)不變。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序根據(jù)態(tài)序表分析同步二進(jìn)制加法計數(shù)規(guī)律Q0來一個時鐘就翻轉(zhuǎn)一次。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序

Q1在其低位Q0輸出為1時，來一個時鐘就翻轉(zhuǎn)一次，否則狀態(tài)不變。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序1100

Q2在其低位Q0和Q1均為1時，來一個時鐘翻轉(zhuǎn)一次，否則狀態(tài)不變。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序10

Q3在其低位Q0、Q1和Q2均為1時，來一個時鐘翻轉(zhuǎn)一次，否則狀態(tài)不變。第5章時序邏輯電路

同步二進(jìn)制計數(shù)器第5章時序邏輯電路

同步二進(jìn)制加法計數(shù)器的構(gòu)成方法：將觸發(fā)器接成T觸發(fā)器；各觸發(fā)器都用計數(shù)脈沖CP觸發(fā)，最低位觸發(fā)器的T輸入為1，其他觸發(fā)器的T輸入為其低位各觸發(fā)器輸出信號相與。第5章時序邏輯電路

四、常用集成計數(shù)器CT74LS161和CT74LS163CT74LS161CPQ0Q1Q2Q3COD0CT74LS161和CT74LS163邏輯功能示意圖CT74LS163CTTCTPCRLDD1D2D3CRLD計數(shù)狀態(tài)輸出端,從高位到低位依次為

Q3、Q2、Q1、Q0。進(jìn)位輸出端置數(shù)數(shù)據(jù)輸入端，為并行數(shù)據(jù)輸入。計數(shù)脈沖輸入端，上升沿觸發(fā)。計數(shù)控制端，高電平有效。

CR

為置0控制端，

低電平有效。

LD為同步置數(shù)控制端，低電平有效。1.集成同步二進(jìn)制計數(shù)器

CT74LS161和

CT74LS16300001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序CT74LS161(163)的計數(shù)態(tài)序表

第5章時序邏輯電路

CT74LS161與CT74LS163的功能比較

CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0

CO=CTT·Q3Q2Q1Q0

同步置00保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR說明輸出輸入CT74LS163

CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0

CO=CTT·Q3Q2Q1Q0

異步置00保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR說明輸出輸入CT74LS161

CT74LS161與CT74LS163的差別是：“161”為異步置

0，“163”為同步置

0

。其他功能及管腳完全相同。第5章時序邏輯電路

1.CT74LS160和

CT74LS162CT74LS160CPQ0Q1Q2Q3COD0CT74LS162CTTCTPCRLDD1D2D3CRLD2.集成同步十進(jìn)制計數(shù)器

CT74LS160和

CT74LS162第5章時序邏輯電路

CT74LS160(162)的計數(shù)態(tài)序表

00001010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序CT74LS161(163)的計數(shù)態(tài)序表

第5章時序邏輯電路

CO=CTT·Q3Q0

CO=Q3Q0

CO=CTT·Q3Q0

異步置00保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入

CO=CTT·Q3Q0

CO=Q3Q0

CO=CTT·Q3Q0

同步置00保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入

CT74LS160與CT74LS162的功能表

CT74LS160

CT74LS162×進(jìn)位輸出CO

在輸入第9個脈沖時為高電平，在輸入第10個脈沖時輸出下降沿。第5章時序邏輯電路

Q0Q1Q2Q3CT74LS290M=5CP0M=2CP1CP0CP1Q0Q1Q2Q3R0AR0BS9AS9BCT74LS2903.集成異步二

-

五

-

十進(jìn)制計數(shù)器

CT74LS290(1)CT74LS290基本結(jié)構(gòu)與邏輯功能示意圖R0AR0B異步置

0端S9AS9B異步置

9端第5章時序邏輯電路

CT74LS2902.集成異步二

-

五

-

十進(jìn)制計數(shù)器

CT74LS290(2)CT74LS290內(nèi)部電路第5章時序邏輯電路

1.寫方程式(1)

時鐘方程(2)

驅(qū)動方程CP2

=Q1CP1

=CP3=CP1J1

=Q3n

，K1=1J2

=Q2n

Q1n，K2=1J2

=K2=1第5章時序邏輯電路

(3)

狀態(tài)方程Q1n+1

=

J1Q1n+K1

Q1nQ2n+1

=

J2

Q2n+K2

Q2nQ3n+1

=

J3

Q3n+K3

Q3n代入

J2

=K2=1代入

J3

=Q2nQ1n

K3=1=

Q3n

Q1n+1

Q1n=Q3nQ1n

=

1

Q2n+1

Q2n=Q2n

=

Q2nQ1nQ3n+1

Q3n=Q2nQ1n

Q3n代入

J1

=Q3n

，K1=1Q1n+1

=Q3nQ1nCP下降沿有效Q2n+1

=Q2n

Q1下降沿有效Q3n+1

=Q2nQ1n

Q3nCP下降沿有效第5章時序邏輯電路

2.列狀態(tài)轉(zhuǎn)換真值表設(shè)初始狀態(tài)為Q3Q2Q1=000第5章時序邏輯電路

此電路是一五進(jìn)制計數(shù)器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B輸出計數(shù)輸入1構(gòu)成

1位二進(jìn)制計數(shù)器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B輸出1構(gòu)成異步五進(jìn)制計數(shù)器計數(shù)輸入輸出從高位到低位依次為

Q3、Q2、Q1、Q0構(gòu)成

8421BCD碼異步十進(jìn)制計數(shù)器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B電路接法計數(shù)輸入第5章時序邏輯電路

CP0CPCP1Q1Q3Q2Q025Q3Q2Q1

000001010011100結(jié)論：上述連接方式形成8421碼。Q3Q2Q1CP1Q0

00000001001000110100010101100111100010010000Q3Q2Q1CP1Q0

0000000011001020011301004010150110601117100081001900000十進(jìn)制數(shù)構(gòu)成

5421BCD碼異步十進(jìn)制計數(shù)器

從高位到低位依次為

Q0、Q3

、Q2、Q1Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B

電路接法輸出Q02CP0CPCP1Q1Q3Q25Q3Q2Q1

000001010011100結(jié)論：上述連接方式形成

5421碼。0000Q0Q3Q2Q1CP0

000100100011010010001001101010111100

0

0

00

00000Q0Q3Q2Q1CP0

000110010200113010041000510016101071011811009

0

0

000

十進(jìn)制數(shù)主要要求：

掌握中規(guī)模集成計數(shù)器的應(yīng)用。5.6

集成計數(shù)器的應(yīng)用第5章時序邏輯電路

Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B（1）異步清零功能（2）異步置

9功能（3）計數(shù)功能當(dāng)

R0=R01·R02=1、S9=S91·S92=0時，計數(shù)器異步置0。當(dāng)

S9=S91·S92=1、R0=R01·R02=0時，計數(shù)器異步置9。

一、集成計數(shù)器的應(yīng)用（一）集成計數(shù)器CT74LS290的應(yīng)用

一、集成計數(shù)器的應(yīng)用（一）集成計數(shù)器CT74LS290的應(yīng)用

一、集成計數(shù)器的應(yīng)用（一）集成計數(shù)器CT74LS290的應(yīng)用Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B輸出計數(shù)輸入1構(gòu)成

1位二進(jìn)制計數(shù)器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B輸出1構(gòu)成異步五進(jìn)制計數(shù)器計數(shù)輸入輸出

從高位到低位依次為

Q3、Q2、Q1、Q0構(gòu)成

8421BCD碼異步十進(jìn)制計數(shù)器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B

電路接法計數(shù)輸入Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序10019000181110701106101050010411003010021000100001000000用CT74LS290構(gòu)成六進(jìn)制計數(shù)器解題思路使計數(shù)至“6”時自動返回“0000”態(tài)，即可實(shí)現(xiàn)六進(jìn)制計數(shù)器。下面進(jìn)行演示：準(zhǔn)備開始計數(shù)計數(shù)

1計數(shù)

2計數(shù)

3計數(shù)

4計數(shù)

50000第5章時序邏輯電路

[例1]試用

CT74LS290構(gòu)成六進(jìn)制計數(shù)器。Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B

R0=Q2Q1(3)

畫連線圖計數(shù)輸入輸出(1)

寫出S6

的二進(jìn)制代碼為S6=0110解：(2)

寫出反饋置0函數(shù)表達(dá)式第5章時序邏輯電路

Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B計數(shù)輸入輸出[例]試用

CT74LS290構(gòu)成七進(jìn)制計數(shù)器。解：

(2)寫出反饋歸零函數(shù)

R0

=R0A·R0B=Q2Q1Q0

(1)寫出S7

的二進(jìn)制代碼為S7=0111(3)畫連線圖第5章時序邏輯電路

1、反饋歸零法(復(fù)位法)

將大模計數(shù)器修改為小模數(shù)計數(shù)器的方法是：獲得任意模數(shù)M，在第M個計數(shù)脈沖的作用下，將所有輸出狀態(tài)為1的觸發(fā)器的輸出端通過一個與門去控制計數(shù)器的異步清零端，使計數(shù)器回到0狀態(tài)，從而變成模為M的計數(shù)器。如果M＜N，則只需一片N進(jìn)制計數(shù)器；第5章時序邏輯電路

如果M＞N，則要用多片N進(jìn)制計數(shù)器。[例3]試用

CT74LS290構(gòu)成23進(jìn)制計數(shù)器。二十三進(jìn)制計數(shù)器態(tài)序表1/01/00001/000230100010022100001002100000100201001100019……010010001210001000110000100010100100009……010000002100000001000000000Q0Q1Q2Q3Q0

Q1

Q2

Q3

計數(shù)器狀態(tài)計數(shù)

順序兩片CT74LS290構(gòu)成二十三進(jìn)制計數(shù)器。計數(shù)輸入CT74LS290(十)R0AR0BS9AS9BQ0'Q1'Q2'Q3'CP1CP0CT74LS290(個)R0AR0BS9AS9BQ0Q1Q2Q3CP1CP0&R0A·R0B=Q1

Q1Q0第5章時序邏輯電路

[例3]試用

CT74LS290構(gòu)成12進(jìn)制計數(shù)器。2、級聯(lián)法即把一個進(jìn)制的計數(shù)器和一個進(jìn)制的計數(shù)器串接起來，就可以構(gòu)成計數(shù)器。[例]試用

CT74LS290構(gòu)成十二進(jìn)制計數(shù)器。第5章時序邏輯電路

十二進(jìn)制計數(shù)器態(tài)序表111/01/00/00/00/00/01/00/0100100110091000110081/01/00/00/0110071/01/00/00/0010060100100051000100041/01/00/00/010003010000002100000001000000000Q0Q1Q2Q3Q0

Q1

Q2

Q3

計數(shù)器狀態(tài)計數(shù)

順序120010000100100010第5章時序邏輯電路

例：下圖是用兩片中規(guī)模集成電路CT74LS290組成的計數(shù)電路，試分析此電路是多少進(jìn)制的計數(shù)器。由圖可以看出CT74LS290（Ⅰ

）為九進(jìn)制記數(shù)器，CT74LS290（Ⅱ

）為六進(jìn)制計數(shù)器。進(jìn)制記數(shù)器。因此，電路為1.CT74LS160和

CT74LS162CT74LS160CPQ0Q1Q2Q3COD0CT74LS162CTTCTPCRLDD1D2D3CRLD第5章時序邏輯電路

（二）集成十進(jìn)制計數(shù)器CT74160(161，162，163)的應(yīng)用2.集成十進(jìn)制計數(shù)器應(yīng)用舉例[例]

試用CT74LS160構(gòu)成七進(jìn)制計數(shù)器。解：①寫出SN

的二進(jìn)制代碼②寫出反饋置數(shù)函數(shù)③畫電路圖S7

=0111CR=Q2Q1Q0方法之一：利用異步置0

功能實(shí)現(xiàn)。CT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1&1××××第5章時序邏輯電路

方法之二：利用同步置數(shù)功能實(shí)現(xiàn)。①寫出S7-1

的二進(jìn)制代碼②寫出反饋置數(shù)函數(shù)③畫電路圖S7-1=S6=0110LD=Q2Q1CT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1&1方案1：設(shè)計數(shù)器從Q3Q2Q1Q0=0000狀態(tài)開始計數(shù)，

因此，取D3D2D1D0=0000。方案2：用“160”的后七個狀態(tài)0011~1001實(shí)現(xiàn)七進(jìn)制計數(shù)。0000010110019000018011107001106010105000104011003001002010001000000COQ0Q1Q2Q3進(jìn)位輸出計數(shù)器狀態(tài)計數(shù)順序也可取

D3D2D1D0=0011LD=COCO=Q3Q0取

D3D2D1D0=0011LD=Q3Q0第5章時序邏輯電路

取D3D2D1D0=0011，LD=COCT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1111100方案2：用“160”的后七個狀態(tài)0011~1001實(shí)現(xiàn)七進(jìn)制計數(shù)。第5章時序邏輯電路

例用CT74LS160采用整體反饋歸零法構(gòu)成12進(jìn)制計數(shù)器。第5章時序邏輯電路

例用CT74LS160采用整體反饋歸零法構(gòu)成12進(jìn)制計數(shù)器。例用CT74LS160采用同步置數(shù)法構(gòu)成12進(jìn)制計數(shù)器。第5章時序邏輯電路

例用CT74LS160采用整體反饋歸零法構(gòu)成12進(jìn)制計數(shù)器。？例用CT74LS160采用同步置數(shù)法構(gòu)成12進(jìn)制計數(shù)器。第5章時序邏輯電路

討論(1)以上電路中的芯片換成74161，是多少進(jìn)制計數(shù)器？討論第5章時序邏輯電路

移位寄存器型計數(shù)器（一）環(huán)形計數(shù)器特殊形式的同步計數(shù)器。它是在移位寄存器的基礎(chǔ)上加上反饋電路構(gòu)成的。分為環(huán)形計數(shù)器和扭環(huán)形計數(shù)器。設(shè)Q0Q1Q2Q3=1000，1000010000100001第5章時序邏輯電路

狀態(tài)轉(zhuǎn)換圖能自啟動的環(huán)形計數(shù)器電路第5章時序邏輯電路

優(yōu)點(diǎn)：電路簡單，有效循環(huán)中的每個狀態(tài)只包含一個1。缺點(diǎn)：狀態(tài)利用率低，有效循環(huán)只用了n個狀態(tài)，其余2n-n個狀態(tài)浪費(fèi)了。狀態(tài)轉(zhuǎn)換圖第5章時序邏輯電路

2.扭環(huán)形計數(shù)器狀態(tài)轉(zhuǎn)換圖第5章時序邏輯電路

狀態(tài)轉(zhuǎn)換圖扭環(huán)形計數(shù)器的優(yōu)點(diǎn)：狀態(tài)利用率提高了一倍

第5章時序邏輯電路

主要要求：

了解順序脈沖發(fā)生器和序列信號發(fā)生器的邏輯功能及實(shí)現(xiàn)方法。5.7

順序脈沖發(fā)生器和序列信號發(fā)生器第5章時序邏輯電路

一、順序脈沖發(fā)生器用來產(chǎn)生一組順序脈沖的邏輯電路。一、順序脈沖發(fā)生器1000010000100001優(yōu)點(diǎn)：結(jié)構(gòu)簡單;缺點(diǎn)：使用的觸發(fā)器數(shù)目較多，還需采用能自啟動的反饋邏輯電路。方法一：由環(huán)形計數(shù)器實(shí)現(xiàn)方法二：小規(guī)模計數(shù)器+譯碼器實(shí)現(xiàn)第5章時序邏輯電路

方法二：小規(guī)模計數(shù)器+譯碼器實(shí)現(xiàn)第5章時序邏輯電路

缺點(diǎn)：由于競爭冒險的存在，輸出端可能會產(chǎn)生干擾尖峰脈沖

小規(guī)模實(shí)現(xiàn)電路較為復(fù)雜方法三：集成計數(shù)器+譯碼器實(shí)現(xiàn)第5章時序邏輯電路

方法三：集成計數(shù)器+譯碼器實(shí)現(xiàn)第5章時序邏輯電路

CT74LS160(162)的計數(shù)態(tài)序表

00001010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序CT74LS161(163)的計數(shù)態(tài)序表

二、序列信號發(fā)生器序列信號：在同步脈沖的作用下，按一定周期循環(huán)的一組二進(jìn)制信號。如111011101110…，每隔4位重復(fù)一次1110，稱為4位序列脈沖信號。第5章時序邏輯電路

序列信號發(fā)生器：產(chǎn)生序列信號的電路序列脈沖信號廣泛用于數(shù)字設(shè)備測試、通信和遙控中，作為識別信號或基準(zhǔn)信號等。[例]

設(shè)計一個脈沖序列為10100的序列脈沖發(fā)生器。即在輸入脈沖作用下，周期性地依次輸出數(shù)碼“1、0、1、0、0”。解：設(shè)計步驟由于上述5個狀態(tài)中無重復(fù)狀態(tài)，因此不需要進(jìn)行狀態(tài)化簡。S0S1S2/1/0S3S4/1/0/0(1)

根據(jù)設(shè)計要求設(shè)定狀態(tài)，畫狀態(tài)轉(zhuǎn)換圖。由于串行輸出脈沖序列為10100，故電路應(yīng)有5種工作狀態(tài)，將它們分別用S0、S1

、

、S4

表示；將串行輸出信號用Y表示，則可列出下圖所示的狀態(tài)轉(zhuǎn)換圖。方法一：基于小規(guī)模觸發(fā)器設(shè)計實(shí)現(xiàn)(2)

狀態(tài)分配，列出狀態(tài)轉(zhuǎn)換編碼表。將電路狀態(tài)用二進(jìn)制碼進(jìn)行編碼，通常采用自然二進(jìn)制碼。采用的碼位數(shù)n

與電路狀態(tài)數(shù)N

之間應(yīng)滿足2n≥N>2n-1由于電路有5個狀態(tài)，因此宜采用三位二進(jìn)制代碼?，F(xiàn)采用自然二進(jìn)制碼進(jìn)行如下編碼：S0=000，S1=001，

，S4=100，由此可列出電路狀態(tài)轉(zhuǎn)換編碼表如下：0000001S40001110S31110010S20010100S11100000S0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)狀態(tài)轉(zhuǎn)換順序(3)根據(jù)狀