上傳人：w***

認(rèn)證信息

認(rèn)證類(lèi)型：個(gè)人認(rèn)證

認(rèn)證主體：魏**（實(shí)名認(rèn)證）

IP屬地：山西

IP屬地：山西 上傳時(shí)間：2024-09-18 格式：DOC 頁(yè)數(shù)：40 大小：937.70KB 積分：12 舉報(bào) 版權(quán)申訴

[1]xx.CMOS可變?cè)鲆娣糯笃髟O(shè)計(jì)概述.微電子學(xué)，2005，35(6)：612~617；[2]xx.CMOS寬帶可變?cè)鲆娣糯笃?半導(dǎo)體學(xué)報(bào)，2005，26(12)：2401-2406；[3]xx，等.寬帶CMOS可變?cè)鲆娣糯笃鞯脑O(shè)計(jì).半導(dǎo)體學(xué)報(bào),2007，28(12):1967-1971;[4]xxCMOS高線(xiàn)性變?cè)鲆娣糯笃?半導(dǎo)體技術(shù)，2004，29(11):65-67;[5]xx.CMOS寬動(dòng)態(tài)圍的可變?cè)鲆娣糯笃?半導(dǎo)體學(xué)報(bào)，2003,24(8):595-599;[6]xx.0.18umCMOS可變?cè)鲆娣糯笃?電子器件2006,29(4):1031-1034.;[7]xx，等.寬帶CMOS可變?cè)鲆娣糯笃鞯脑O(shè)計(jì).半導(dǎo)體學(xué)報(bào)，2007，28(12):1967-1971;完成各關(guān)鍵模塊的結(jié)構(gòu)和電路參數(shù)設(shè)計(jì)后，將各模塊聯(lián)結(jié)起來(lái)對(duì)整個(gè)VGA進(jìn)行III/406.完成畢業(yè)論文(設(shè)計(jì))所需的條件與上機(jī)xx大學(xué)V/40大器必須滿(mǎn)足ADC性能要求，由此可見(jiàn)能[1]xx.CMOS可變?cè)鲆娣糯笃髟O(shè)計(jì)概述.微電子學(xué)，2005，35(6)：612~617；[2]xx.CMOS寬帶可變?cè)鲆娣糯笃?半導(dǎo)體學(xué)報(bào)，2005，26(12)：2401-2406；[3]xx，等.寬帶CMOS可變?cè)鲆娣糯笃鞯脑O(shè)計(jì).半導(dǎo)體學(xué)報(bào),2007，28(12):1967-1971;[4]xx.CMOS高線(xiàn)性變?cè)鲆娣糯笃?半導(dǎo)體技術(shù)，2004，29(11):65-67;[5]xx.CMOS寬動(dòng)態(tài)圍的可變?cè)鲆娣糯笃?半導(dǎo)體學(xué)報(bào)，2003,24(8):595-599;[6]xx0.18umCMOS可變?cè)鲆娣糯笃?電子器件2006,29(4):1031-1034;[7]xx，等.寬帶CMOS可變?cè)鲆娣糯笃鞯脑O(shè)計(jì).半導(dǎo)體學(xué)報(bào)，2007，28(12):1967-1971;3.研究的主攻方向VII/402.重點(diǎn)研究問(wèn)題關(guān)鍵模塊性能指標(biāo)確定。各種設(shè)計(jì)指標(biāo)的折中應(yīng)該是VGAIX/40目評(píng)審參考容：畢業(yè)論文(設(shè)計(jì))的研究容、研究方法與研究結(jié)果，難度與工作量，質(zhì)量和水平，存在的主要問(wèn)題與不足。學(xué)生的學(xué)習(xí)態(tài)度和組織紀(jì)律，學(xué)生掌握基礎(chǔ)和專(zhuān)業(yè)知識(shí)的情況，解決實(shí)際問(wèn)題的能力，畢業(yè)論文(設(shè)計(jì))是否完成規(guī)定任務(wù)，達(dá)到了學(xué)士學(xué)位論文的水平，是否XI/40目存在的主要問(wèn)題與不足。學(xué)生掌握基礎(chǔ)和專(zhuān)業(yè)知識(shí)的情況，解決實(shí)際問(wèn)題的能力，畢業(yè)論文(設(shè)計(jì))是否完成規(guī)定任務(wù)，達(dá)到了學(xué)士學(xué)位論文的水平，是否同意參加答辯。目判畢業(yè)論文(設(shè)計(jì))最終成績(jī)?cè)u(píng)定(依據(jù)指導(dǎo)教師評(píng)分、評(píng)日XIII/40圍等方向發(fā)展。鑒于此，探討了一些高性能VGA的設(shè)計(jì)技術(shù)，對(duì)開(kāi)環(huán)VGA和閉環(huán)VGAB.SCandidate:WangShuangquanSchoolofPhysicalScienceandTechSupervisor:LiLinScamplifier;highperformance;openloop;closedloop;大器必須滿(mǎn)足ADC性能要求，由此可見(jiàn)可變?cè)鲆娣?.2可變?cè)鲆娣糯笃鞯陌l(fā)展現(xiàn)狀和趨勢(shì)2003年，吉華、永明、弘毅等人采用函2006年，惲廷華、唐守龍、時(shí)龍興等人基于0.22007年，郭峰、智群、東東、海松、王志功等人設(shè)計(jì)了新穎的電壓-電流指數(shù)控制電路，在800MHz下的最大輸出功率為7dBm。2009年，丹、閆濤濤、東坡、周建軍2010年，曲明、檀柏梅、毅強(qiáng)、姜俊％，且研究重點(diǎn)集中在了以下這三個(gè)方面：CMOS工藝下寬圍的指數(shù)控制電路、寬增益動(dòng)它的增益；峰值檢測(cè)器對(duì)可變?cè)鲆娣糯笃鬏敵鲂盘?hào)字信號(hào)，在數(shù)字域中判斷信號(hào)的強(qiáng)度，并產(chǎn)生數(shù)字增益控制字對(duì)VGA增益進(jìn)行控制[2]。VGA的主要功能是實(shí)現(xiàn)增益變化,相應(yīng)指標(biāo)有增益變化圍、增益變化步長(zhǎng)和增益in(f)=√Si(f)OO圖3典型可變?cè)鲆娣糯笃髟肼曄禂?shù)隨控制電壓的變化曲線(xiàn)y(t)=a0+a1x(t)+a2x(t)2+a3x(t)3+?通常我們用1dB壓縮點(diǎn)來(lái)衡量電路的非線(xiàn)性。1dB壓縮點(diǎn)定義為EQ\*jc3\*hps25\o\al(\s\up11(1),C)從而達(dá)到控制增益的目的。一種常用的改變負(fù)載的方式是基于如圖10所示的電路結(jié)gm3,4VV情況。缺點(diǎn)則是一方面，在大輸入信號(hào)下，MOS管可能會(huì)進(jìn)入線(xiàn)性區(qū)，導(dǎo)致電路正常工作；另一方面，全差分結(jié)構(gòu)的Gilbert電路疊堆了3層的MOS管，極大的限制了際應(yīng)用中并不合適。因此，涌現(xiàn)了很多技術(shù)來(lái)嘗試只用MOS這一種晶體管來(lái)實(shí)現(xiàn)線(xiàn)2在現(xiàn)在大多數(shù)混合信號(hào)應(yīng)用中，VGA通常是必不可少的一部分，以在ADC的輸入端獲得一個(gè)合理的信號(hào)強(qiáng)度。當(dāng)信號(hào)進(jìn)入數(shù)字領(lǐng)域，便能用DSP技術(shù)來(lái)實(shí)現(xiàn)復(fù)雜制，這樣就可以簡(jiǎn)化電路，同時(shí)能簡(jiǎn)化模數(shù)接口。由于這些原因，數(shù)字控制VGA從VGA，但是最高帶寬只能達(dá)到幾十MHz。另外一種可變電阻反饋技術(shù)采用電流分用網(wǎng)指數(shù)增益控制技術(shù)和實(shí)現(xiàn)方式可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)無(wú)源元件L1、C1、L2、C2和Zin源簡(jiǎn)并電感型窄帶共源放大器的輸入阻抗，在M1的柵源之間插入Cp1可以增加設(shè)計(jì)的在射頻電路中放大器的增益通常用對(duì)數(shù)表示，以dB為單位，為了使可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)28(12):1967-1971;[4]王自強(qiáng)，王志華.CMOS高線(xiàn)性變?cè)鲆娣糯笃?半導(dǎo)體技術(shù)，2004，29(11):65-67;[5]吉華，永明，弘毅.CMOS寬動(dòng)態(tài)圍的可變?cè)鲆娣糯笃?半導(dǎo)體學(xué)報(bào)，2003，24(8):871-876；2006，46(4):519-522；[7]惲廷華，唐守龍，羅嵐.一種高線(xiàn)性度的電流調(diào)節(jié)式CMOS中頻可變?cè)鲆娣糯笃?應(yīng)用科學(xué)學(xué)報(bào)，2005，23(6):595-599；